一種改善雜散的DDS頻率合成器
加入技術(shù)交流群
3 實(shí)驗結果分析
采用Matlab仿真，設置Fr=150，累加器位數為10，ROM的位數5位，首先在沒(méi)有采用任何改進(jìn)方法時(shí)候(如圖3)，可以看到雜散是離散分布的，分別是出現在ω=kω1±nωc±ω0上的，驗證了式(4)的結果。而應用了修正控制字以后，就明顯地看到，在(O，fc／2)內，s(n)的頻譜由г=2k一1／(2k，Fr)根離散譜線(xiàn)組成，其中幅度不為O的譜線(xiàn)最多只有(2Λ+1)根。Λ=2j-k-1／(2j-k，Fr)，k為累加器的位數。所以當采用了控制Fr以后，可以看到雜散分布減少。如圖4所示。本文引用地址：http://dyxdggzs.com/article/188983.htm
然后，加入相位抖動(dòng)技術(shù)，從仿真結果可以看到，它很好地削減了這個(gè)離散頻譜處的噪聲峰值，如圖5所示，但是它加重了雜散的底噪聲。加入延遲疊加模塊后邊頻被很好地抑制，如圖6所示。尤其是當頻率在(0．7～1)*π(rad／sample)后的底噪聲明顯減小。但由于加人了時(shí)鐘延遲的模塊，使得整體的轉換時(shí)間延遲半個(gè)fclk。
4 結 語(yǔ)
本文首先論述了直接式數字頻率合成器的基本原理及其雜散產(chǎn)生原理，接著(zhù)針對雜散問(wèn)題結合了多種方法，在累加器后加入一個(gè)由同一時(shí)鐘控制的觸發(fā)器，由于觸發(fā)器的值在“O”，“1”規律跳變，這樣就使原來(lái)累加器的值由2Fr變成2Fr+1，從而保證了它與2j-k的互質(zhì)，減小了在ω=kω1±nωc±ω0頻率上的雜散，使得整個(gè)系統雜散減小了4 dB，但是它將分散的噪聲疊加到了一個(gè)頻率上。另外經(jīng)過(guò)相位抖動(dòng)以后，很好地抑制了由于相位舍位所引起的雜散，但是也增加了底部的噪聲。所以，在此基礎上還將DAC中增加了延時(shí)疊加模塊，通過(guò)理論推導得知它改善了信噪比抑制了邊帶雜散，并在一定程度上抑制了由相位抖動(dòng)所帶來(lái)的底部噪聲。最后經(jīng)過(guò)Matlab仿真，驗證了以上結論。但由于出現了半個(gè)時(shí)鐘周期的延遲，并增加了觸發(fā)器和寄存器的數目，所以使得輸出信號的轉化速率變慢，進(jìn)而影響跳頻速度，并增加了一定的功耗。這些是下一步工作需要改進(jìn)的。
評論