數字可編程增益放大器應用發(fā)散指數曲線(xiàn)

DPGA（數字可編程增益放大器）是一種實(shí)用的信號處理元件，在模數轉換器必須獲取廣泛動(dòng)態(tài)范圍內的信號時(shí)應用。如果不能容納輸入信號振幅以便匹配和有效地利用模數轉換器跨度，低輸入可能不能以足夠的分辨率數字化，高輸入可能會(huì )超出模數轉化器額定的界限，并且完全丟失。

現有的DPGA設計通常將一個(gè)乘法數模轉換器并入一個(gè)運算放大器的反饋回路中，從而使乘法數模轉換器的輸入代碼確定放大器的閉環(huán)增益?，F有的幾種單片電路DPGA使用這種拓撲，如凌力爾特的LTC6910和美國國家半導體的LMP8100。 但是，DPGA的數字增益控制位有時(shí)不方便提供，而且這些設備的輸出跨度可能不足，例如，不足以對接±10V模數轉換器輸入跨度。 此外，這些設備的可用增益設置的分辨率通常很不精確，例如，每步增益2:1（2-to-1），這些設備的功耗有時(shí)很大。與之相反，本設計實(shí)例介紹一種采用發(fā)散指數曲線(xiàn)理念的新型DPGA。

最簡(jiǎn)單或設計者最為熟知的波形莫過(guò)于e-t/RC收斂指數，即，將一個(gè)起初充電到輸入電壓VIN的初級RC電路漸進(jìn)放電到零，其中，當t=T=loge(2)RC時(shí)V=VIN/2，當t=2T時(shí)V=VIN/4，當t=3T時(shí)V=VIN/8，依此類(lèi)推。設計者可能不太熟悉但依然簡(jiǎn)單的波形是，用合成一個(gè)負電阻的有源電路代替R時(shí)（圖1）的同一RC拓撲。使用-R取代R，以便使RC時(shí)間常數為負：-RC和波形函數生成發(fā)散指數VIN×e+t/RC。之后，波形并沒(méi)有收斂到零，而是在理論上發(fā)散至無(wú)窮大。當t=T時(shí)V=2VIN，當t=2T時(shí)V=4VIN，當t=3T時(shí)V=8VIN，依此類(lèi)推。因此，不管輸入電壓有多低，只須在啟動(dòng)負放電之后等待t=log2(V/VIN)T。

發(fā)散指數和負時(shí)間常數是DENT（發(fā)散指數負時(shí)間常數）DPGA拓撲（圖2）的核心理念。 當AMPLIFY/TRACK（放大/跟蹤）控制位轉向邏輯“1”時(shí)，運算放大器跟隨器的兩個(gè)時(shí)間反向增益生成一個(gè)負時(shí)間常數：-(R+1RON)(C+CSTRAY)=-14.4ms，其中，RON是CMOS開(kāi)關(guān)的導通電阻，CSTRAY是C（圖3）周?chē)募纳娙?。它還會(huì )生成一個(gè)發(fā)散指數：VOUT(t)=VIN×2(t/10ms+1)。由此，增益是2(t/10ms+1)。放大控制位的1ms時(shí)間分辨率提供1.07：1=0.6 dB=33步/十進(jìn)增益編程分辨率。圖4顯示自跟蹤/放大邏輯轉變開(kāi)始后的電壓增益與時(shí)間的關(guān)系。