同步采樣A／D轉換器AD7262原理及應用

AD7262主要通信方式為SPI四線(xiàn)式。由于AD7262無(wú)法控制何時(shí)通信，故只能工作在從模式下。主控制器LPC2378的P0．15提供通訊時(shí)鐘信號SCLK。CS為片選輸入。DOUTA或DOUTB為SPI的數據輸出端。SPI的數據輸入端為PD0／DIN。電路設計時(shí)，通過(guò)LPC2378向AD7262內部寫(xiě)入相關(guān)數據來(lái)實(shí)現各類(lèi)動(dòng)態(tài)配置。圖3和圖4為串行接口讀寫(xiě)時(shí)序圖。串行時(shí)鐘SCLK提供轉換時(shí)鐘及AD7262轉換后傳輸信息的控制。對于片內2個(gè)A／D轉換器，AD7262有相應的2個(gè)輸出引腳。數據從AD7262的DOUTA和DOUTB讀取。用戶(hù)可選用其中一個(gè)輸出數據。

在CS下降沿，跟蹤保持器處于保持模式。此時(shí)，采樣、轉
換同時(shí)被初始化模擬輸入。這需要至少19個(gè)SCLK周期。第19個(gè)SCLK的下降沿到來(lái)時(shí)，AD7262恢復至跟蹤模式，并設置DOUTA、DOUTB為使能。數據流由12位組成，MSB在前。轉換結果MSB在SCLK第19個(gè)周期的下降沿由微控制器在第20個(gè)時(shí)鐘SCLK的下降沿或上升沿讀取。上升沿還是下降沿取決于所使用的SCLK的頻率。如SCLK最大頻率為40 MHz時(shí)，其讀取數據時(shí)間是23 ns，則導致2 ns的建立時(shí)間。而這2 ns的建立時(shí)間無(wú)法與微控制器匹配。在這種情況下，就需要在時(shí)鐘SCLK的上升沿開(kāi)始讀數據。這樣，轉換結果的MSB位在第19個(gè)SCLK下降沿，延遲15 ns，并在第20個(gè)周期SCLK的上升沿才被讀出。依此類(lèi)推，至第30個(gè)SCLK下降沿A／D轉換器輸出LSB，在第31個(gè)SCLK上升沿讀出。反之，如果SCLK為32 MHz時(shí)，則下降沿讀數據。在設計中SPI的通信時(shí)鐘頻率(LPC2378的P0.15)小于32 MHz，所以在時(shí)鐘的下降沿由LPC2378讀寫(xiě)數據。為提高系統的精度和穩定性，可加入一定阻值的耦合電容。
3．2 軟件設計
AD7262內含6個(gè)寄存器，分別是A／D轉換器的結果寄存器、控制寄存器、A／D轉換器A和B的內部失調寄存器、A／D轉換器A和B通道的外部增益寄存器?？刂萍拇嫫鞴灿?2位，其中，RD3～RD0是寄存器選擇位。
由于LPC2378和AD7262都兼容SPI接口，兩者的編程只需按照時(shí)序圖進(jìn)行即可。此外LPC2378還有許多其他類(lèi)型接口，所以便于實(shí)現網(wǎng)絡(luò )化,詳細流程參見(jiàn)圖5。

軟件設計中需要注意：CAL引腳在CS為低電平前必須至少保持2μs高電平以確保第一個(gè)轉換周期中校準的準確性。如果在這段時(shí)間內，CAL出現低電平，將導致校準結果不準確。但如果繼續為高電平，下一個(gè)校準轉換則是準確的。另外在A(yíng)／D轉換過(guò)程中，CAL若出現高電平，轉換結果也將不正確。AD7262的校準是在測量過(guò)程中，A／D轉換前進(jìn)行的。在測量過(guò)程中先校準再采樣保持。與編程寫(xiě)寄存器，在時(shí)序上要分開(kāi)。此外使用SPI接口，只有硬件復位是不夠的，還要使用軟件復位以保證讀寫(xiě)數據的正確性。實(shí)際應用中，要將數字和模擬部分地線(xiàn)隔離。整個(gè)軟件部分采用串口讀寫(xiě)寄存器完成。

4 結束語(yǔ)
與其他A／D轉換器相比，AD7262除了轉換速度快、接口簡(jiǎn)單、低功耗、控制功能較強的特點(diǎn)外，還具有內嵌PGA、自動(dòng)校準、同步采樣等特點(diǎn)，適合于不同信號強度級別的多種電極傳感器的信號檢測、控制和電機控制系統。目前，該系統已成功應用于物理勘探電法實(shí)驗儀器中，實(shí)現A-B和M-N的電極同步電壓測量，效果較好。