非陀螺尋北儀信號處理電路的設計與實(shí)現

輸入信號s(t)首先經(jīng)過(guò)ADS809進(jìn)行數字化。A／D采樣后的數據流進(jìn)入數字混頻器HSP45116，在芯片內數據流分成兩路分別與數字振蕩器的輸出相乘，實(shí)現正交變換。HSP45116是一款高性能的數字混頻器，最高工作時(shí)鐘頻率為33 MHz，片內包含具有兩路正交輸出的數字控制振蕩器(NCO)和一個(gè)16位高速乘法器／累加器。圖6是HSP45116內部的簡(jiǎn)化原理框圖。

可以看出，芯片功能分3個(gè)主要部分：相位／頻率控制、sin／cos振蕩器和乘法器／累加器(CMAC)。相位／頻率控制由外部控制總線(xiàn)通過(guò)FPGA設置相位步進(jìn)值實(shí)現NCO的頻率控制，相位累加器為32 b。相位累加器取高20 b輸出作為地址查找sin／cos表，于是NCO產(chǎn)生兩路正交分量sin和cos。在電路中，為實(shí)現中頻信號的正交解調，信號從Rin輸入，Iin置為0。
系統時(shí)鐘采用DDS(直接數字合成)形成，可以實(shí)現時(shí)鐘頻率、相位以較小分辨率進(jìn)行改變，因為在系統要求中提到I路和R路輸出信號采樣率與被測調制信號碼元速率成整數倍關(guān)系，為了滿(mǎn)足這一點(diǎn)，系統時(shí)鐘同時(shí)提供給A／D變換器、HSP45116和HSP43220。另外，系統中還包括FPGA，主要用于對HSP45116和HSP43220的初始化和控制。
經(jīng)過(guò)HSP45116變換后輸出的兩路數字信號送入集成數字濾波器HSP43220進(jìn)行數字濾波。HSP43220是一款具有線(xiàn)性相位特性的抽取數字濾波器(DDF)，其主要應用特點(diǎn)是高速率數據輸入、低速率輸出。DDF采用兩級串聯(lián)濾波器結構實(shí)現，兩級濾波器結合可獲得16384的信號抽取能力。信號輸出包括24 b信號數據流和DATA RDY信號線(xiàn)。根據系統要求，HSP43220在系統中的主要作用有三個(gè)方面：濾除數字正交混頻產(chǎn)生的二次諧波分量；靈活和大范圍的抽取因子設置解決輸出基帶信號采樣率與碼元速率的關(guān)聯(lián)問(wèn)題；優(yōu)越的低通特性以及可編程通帶頻率設置。
濾波后的數字信號送入FPGA，在碼盤(pán)輸出的第一個(gè)零位信號到來(lái)時(shí)，FPGA在碼盤(pán)輸出的脈沖倍頻信號的控制線(xiàn)下不斷讀取輸出數據，并累加，在碼盤(pán)輸出的第二個(gè)零位信號到來(lái)時(shí)，停止數據采集和累加運算，并給出數據好信號，從而實(shí)現積分運算。DSP通過(guò)I／O口讀取到FPGA數據好信號后，讀出FPGA數據寄存器中的數據，按式(4)計算出尋北儀零位的方位角。

3 結 語(yǔ)
給出了非陀螺尋北儀詳細的電路設計思路與具體實(shí)現過(guò)程。采用高性能的專(zhuān)用數字混頻器HSP45116和集成數字濾波器HSP43220來(lái)實(shí)現非陀螺尋北儀中加速度計輸出信號的正交運算和數字濾波，具有良好的信號混頻和正交解算性能，既能克服模擬電路固有的誤差和系統的不穩定等不足，又減輕DSP的運算負擔，滿(mǎn)足非陀螺尋北儀所要求的高精度和快速性要求，從而使得非陀螺尋北技術(shù)由理論研究轉化為實(shí)用儀器裝備成為了可能。