DSP完成的實(shí)時(shí)信號模擬器

前言

　　在通信、雷達等數字信號處理系統的設計中,信號模擬器發(fā)揮著(zhù)至關(guān)重要的作用。模擬器用來(lái)模擬實(shí)際工作過(guò)程中信號處理系統的各種輸入信號,從而方便了系統調試?？梢岳矛F有儀器模擬這些信號,也可以設計專(zhuān)門(mén)的模擬器。這兩種方法各有特點(diǎn)：儀器模擬省去了模擬器的設計和調試過(guò)程,比較方便;但有時(shí)現有儀器并不能完全滿(mǎn)足系統測試的要求,另外有些儀器的價(jià)格相當昂貴（專(zhuān)用的信道仿真設備一般在24000到500000美元之間[1]）。因此,在信號模擬的方法上應視實(shí)際情況而定：對于A(yíng)DC這樣輸入信號比較簡(jiǎn)單的的系統,可以利用任意波形發(fā)生器這些測試儀器進(jìn)行測試;而對需要多輸入或輸入信號種類(lèi)比較多的系統一般需要設計專(zhuān)用的模擬器。一般來(lái)說(shuō),能用容易得到儀器完成的信號模擬不需要設計專(zhuān)用模擬器。

　　近年來(lái),隨著(zhù)電子技術(shù)的飛速發(fā)展,DSP、FPGA的性能得到很大提高的同時(shí),其價(jià)格也在下降。因而,使DSP、FPGA得到了廣泛的應用。另外,支持即插即用的USB總線(xiàn)技術(shù),可以方便地完成與計算機的連接。本文利用DSP、FPGA完成了一個(gè)基于USB總線(xiàn)的可編程信號模擬器,該模擬器可以應用到雷達、通信等領(lǐng)域,尤其是無(wú)線(xiàn)個(gè)人網(wǎng)（WPAN）方面。

　　本文首先介紹模擬器所能完成的功能;接下來(lái)將對該模擬器的系統結構進(jìn)行介紹;在第三部分,詳細介紹各部分硬件的功能;在第四部分,介紹各部分軟件結構;最后各該模擬系統的性能指標,以及模擬WPAN信號的方法。

1 模擬器的系統結構和功能

　　本模擬器的核心處理芯片采用TI的TMS320VC5402,該芯片是一款性?xún)r(jià)比較高的16bits定點(diǎn)DSP處理器。系統結構如圖1所示。 　

　　該模擬器由4個(gè)外部接口：USB接口、雙路模擬輸出接口、數字量輸出接口、用戶(hù)可編程輸出接口等。其中USB接口負責模擬器與計算機之間的通信,接收PC發(fā)送來(lái)的命令,向PC發(fā)送模擬器狀態(tài)等;雙路模擬/數字量輸出接口以不同的方式將模擬結果送出系統;用戶(hù)可根據自己的需要編程產(chǎn)生一些自定義數字量/PWM等信號經(jīng)過(guò)用戶(hù)可編程接口輸出。該模擬器可以由PC機控制,產(chǎn)生I/Q兩路信號進(jìn)行模擬和數字量輸出。預留有用戶(hù)可編程接口,方便用戶(hù)和其它系統進(jìn)行無(wú)縫連接,如：RF模塊等。

2 模擬器硬件組成

2.1 DSP處理器

　　該模擬器用到2個(gè)DSP處理器（TMS320VC5402）,其處理能力可達100MIPS。其中DSP1負責控制USB接口芯片,與PC進(jìn)行通信。并將接收到的數據和命令進(jìn)行處理后,經(jīng)FIFO或多緩沖同步串口（McBSP）與DSP2進(jìn)行通信。DSP2進(jìn)行最后的處理,產(chǎn)生相應的波形送給FIFO;同時(shí)向FPGA發(fā)送相應命令。FPGA根據命令控制DAC、及各輸出接口,將波形數據輸出。從而實(shí)時(shí)產(chǎn)生模擬數據和波形。

　　TMS320VC5402片內有16K16bitsDARAM可以滿(mǎn)足一般系統的處理要求,但考慮到系統擴展,在本系統中預留有外部RAM。該外部RAM可以分配為數據空間或程序空間,進(jìn)行不同空間的大小擴展。

　　從系統結構圖中可以看出,模擬器的數據流是單向的。DSP的數據總線(xiàn)為16bits寬,利用兩片8bits異步單向FIFO（IDT72v01）進(jìn)行寬度擴展,組成一個(gè)16bits的單向FIFO進(jìn)行數據傳輸?？梢詫祿腄SP1傳送到DSP2,由DSP2傳送到各輸出接口。另外,我們利用兩個(gè)DSP的McBSP進(jìn)行一些關(guān)鍵參數、及需要進(jìn)行雙向傳輸的數據進(jìn)行通信傳輸。FIFO通信時(shí),將其空/滿(mǎn)標志經(jīng)過(guò)譯碼連接到對應DSP的READY信號上。這樣DSP在進(jìn)行FIFO讀寫(xiě)時(shí),不會(huì )出現空讀、和漏讀現象。從而可以保證數據傳輸的可靠性和實(shí)時(shí)性。