基于A(yíng)DV7183B的視頻解碼系統的設計

首先，初始化時(shí)鐘和傳輸模式，使MSP430F169工作在所需的模式下；其次，初始化I²C功能，使其準備將從機地址發(fā)送到I²C總線(xiàn)上，等待總線(xiàn)上的從機應答，若無(wú)應答則重復發(fā)送，若有應答則通信初始化并開(kāi)中斷，發(fā)送所需配置的寄存器地址和數據[10-11]。需要注意的是，在每次發(fā)送數據前都要初始化主機模式和傳輸模式的設置，因為每次發(fā)送完數據后，這兩個(gè)標志位都會(huì )被自動(dòng)清零。
為了使ADV7183B正常工作，幾個(gè)主要寄存器的配置內容如下：
(1)輸入選擇寄存器INSEL，地址為0x00。根據外部接口情況，用戶(hù)可通過(guò)設置這個(gè)寄存器選擇模擬視頻源的輸入通道和輸入模式，即選擇通過(guò)CVBS、S-Video或YPrPb輸入。在該系統中，CVBS信號由AIN5輸入，則寄存器內容設置為0x04；S-Video信號的Y接入AIN1，C接入AIN4，則寄存器內容設置為0x06；YPrPb信號的Y接入AIN2，Pb接入AIN3，Pr接入AIN6，則寄存器內容設置為0x0A。同時(shí)，未連接的其他輸入通道管腳必須接地。
(2)輸出模式選擇寄存器OF_SEL，地址0x03。通過(guò)設置此寄存器，用戶(hù)可控制輸出數據為8 bit或16 bit。不過(guò)，此寄存器必須和像素時(shí)鐘寄存器（LLC_PAD_SEL，地址0x8F)一起設置。當輸出16 bit數據時(shí)，像素時(shí)鐘為13.5 MHz；而當輸出8 bit數據時(shí)，像素時(shí)鐘則為27 MHz(默認設置)。所以程序中，8 bit輸出時(shí)，0x03設置為0x0C，0x8F設置為0x00；16 bit輸出時(shí)，0x03設置為0x00，0x8F設置為0x50。
(3)ADC低功耗控制寄存器，地址0x3A。這個(gè)寄存器可以選擇ADC的工作個(gè)數。在CVBS模式下，ADC1和ADC2低功耗，即不工作；在S-Video模式下，ADC2低功耗；而在YPbPr模式下，3個(gè)ADC全部工作。同時(shí)，還需要配置相應的寄存器地址是0xC3和0xC4，這2個(gè)寄存器設置了3個(gè)ADC所連接到的管腳。根據外部的模擬輸入源，CVBS模式時(shí)，ADC0連接AIN5，則0xC3設置為0x05，0xC4設置為0x80；S-Video模式時(shí)，ADC0連接AIN1，ADC1連接AIN4，則0xC3設置為0x41，0xC4設置為0x80；YPrPb模式時(shí)，ADC0連接AIN2，ADC1連接AIN3，ADC2連接AIN6，則0xC3設置為0x32，0xC4設置為0x86。
(4)行、場(chǎng)同步信號的相關(guān)寄存器，一般采用默認設置即可。
3 實(shí)驗結果
在系統調試時(shí)，采用了一個(gè)彩色數字攝像頭作為視頻輸入源，即輸入CVBS格式的模擬視頻信號，通過(guò)邏輯分析儀捕獲輸出管腳的波形，觀(guān)測相應的信號和輸出數據。通過(guò)不斷修改程序，最終實(shí)現視頻圖像的采集、顯示。圖4是通過(guò)MSP430F169設置ADV7183B的輸出模式選擇寄存器的波形?？梢?jiàn)，時(shí)序滿(mǎn)足標準的I2C總線(xiàn)協(xié)議的傳輸時(shí)序：起始―從器件地址(0x40)―應答―從器件的寄存器地址（0x03）―應答―寫(xiě)數據（0x0C）―應答―結束。圖5和圖6是解碼后的視頻數據。在圖5中，根據固定前綴FF 00 00 F1可知，F1（1111 0001）所包含的信息是表示行由0跳變?yōu)?，場(chǎng)由0跳變?yōu)?，傳輸數據進(jìn)入的是行和場(chǎng)的消隱期。而圖6中，由固定前綴FF 00 00 80可知，80（1000 0000）所包含的信息是表示行由1跳變?yōu)?，場(chǎng)由1跳變?yōu)?，傳輸數據進(jìn)入的是行和場(chǎng)的有效期。由此表明，視頻解碼系統輸出的視頻數據符合CCIR656標準，達到了設計要求。

綜上所述，本視頻解碼系統利用MSP430F169進(jìn)行解碼芯片ADV7183B的設置，具有低功耗、小巧靈活等特點(diǎn)。同時(shí)，作為視頻輸入前端，將彩色攝像頭的模擬視頻源轉換成16 bit的YCrCb型4:2:2數字視頻數據，并進(jìn)行格式轉換、濾波等處理后，通過(guò)DVI接口在CRT上清晰顯示，達到了設計要求，能夠為相應的視頻后處理設備（如DSP、FPGA等）提供良好的數字視頻數據。