一種基于DDS技術(shù)的信號發(fā)生器研究與實(shí)現

相位累加器由一個(gè)N位字長(cháng)的加法器和N位累加寄存器級聯(lián)而成，加法器可對頻率字輸入的二進(jìn)制碼進(jìn)行累加運算，累加寄存器是典型的反饋電路，產(chǎn)生的累加結果作為正弦ROM查找表的下一個(gè)取樣地址值，把從波形表中取出的數據送到D／A轉換器進(jìn)行轉換，最后經(jīng)過(guò)濾波電路輸出正弦信號。相位累加器的最大計數長(cháng)度與正弦查詢(xún)表中所存儲的相位分隔點(diǎn)數相同，由于相位累加器的相位增量不同，將導致一周期內的取樣點(diǎn)數不同，這樣輸出信號的頻率也相應變化(實(shí)現變頻)。如果設定累加器的初始相位，則可以對輸出信號進(jìn)行相位控制。由采樣原理可知，如果使用兩個(gè)相同的頻率合成器，并使其參考時(shí)鐘相同，同時(shí)設定相同的頻率字輸入、不同的初始相位，那么在原理上就具備了實(shí)現輸出兩路具有一定相位差的同頻信號的可能性，有效地解決了在一般通信信道中存在的相位不同步問(wèn)題，這也是DDS技術(shù)的顯著(zhù)優(yōu)點(diǎn)。
基本DDS常用參量計算公式，輸出頻率為；頻率分辨率為；頻率字輸入為；相位分辨率，即相位最小步進(jìn)為。其中，B△θ是相位增量(頻率字)；fout是信號輸出頻率；fclk是時(shí)鐘頻率：D是杏找表的地址寬度。
只要對相位的量化值進(jìn)行累加運算，就可得到正弦信號的當前相位值；而用于累加的相位增量量化值B△θ決定了信號的輸出頻率fout，并呈現簡(jiǎn)單的線(xiàn)性關(guān)系。直接數字頻率合成技術(shù)就是根據上述原理而設計的數字控制頻率合成器。

2 系統硬件電路設計
2．1 AD9850芯片介紹
AD9850是美國AD公司生產(chǎn)的高集成度DDS芯片，采用CMOS工藝，其功耗在3．3 V供電時(shí)僅為155 mW，擴展工業(yè)級溫度范圍為-40～80℃，采用28引腳的SSOP表面封裝形式。該芯片組成原理，如圖2所示，內層虛線(xiàn)內是一個(gè)完整的可編程DDS系統，外層虛線(xiàn)內包含了AD9850的主要組成部分。AD9850內含可編程DDS系統和高速比較器，能實(shí)現全數字編程控制的頻率合成。

在125 MHz的系統時(shí)鐘下，AD9850中32位的頻率字輸入可使輸出信號的頻率分辨率達到0．029 Hz，并具有5位的相位字輸入，允許相位按增量180°，90°，45°，22．5°，11．25°或這些值的組合進(jìn)行調整。芯片對輸入的標準正弦波，進(jìn)行直接數字合成。輸入信號頻率最高為fclk=125 MHz，可生成0～fclk／2范圍內的任意頻率的正弦波和方波。AD9850在接上時(shí)鐘電路之后，就可以產(chǎn)生一個(gè)頻率和幅值都可編程控制的模擬正弦波輸出，此正弦波可直接用作信號發(fā)生器，或者經(jīng)過(guò)內部的高速比較器轉換為方波輸出。
2．2 硬件電路設計
該信號發(fā)生系統是以單片機AT89S52為控制器，以DDS芯片AD9850為核心，通過(guò)單片機控制功能芯片來(lái)實(shí)現頻率預置、控制字設置等產(chǎn)生相應的信號輸出。AD9850實(shí)現信號發(fā)生器功能，微處理器控制D／A轉換器，實(shí)現各種信號幅值的可調性。整個(gè)信號發(fā)生系統的硬件電路主要由單片機及外圍控制電路、正弦信號發(fā)生器功能電路、積分電路、濾波電路和檢測電路等5部分組成，系統框圖，如圖3所示。其中鍵盤(pán)采用4×4矩陣式，主要用以設置頻率和幅值；波形采用LCDl602液晶顯示；LPF低通濾波和積分電路都采用模擬集成芯片LM324實(shí)現。

3 系統軟件設計
系統軟件設計采用匯編語(yǔ)言與C語(yǔ)言相結合來(lái)編寫(xiě)程序，這樣不但提高程序對電路硬件的可控制性，同時(shí)也增加了程序的可讀和可移植性。軟件模塊包括主程序(AT89S52初始化、AD9850初始化、LCDl602初始化)、顯示子程序、鍵盤(pán)輸入子程序、信號發(fā)生與控制子程序4部分組成。信號發(fā)生器系統主程序流程，如圖4所示。