射極跟隨器輸出電路的靜態(tài)功耗

圖2.9舉例說(shuō)明了一個(gè)ECL或GAAS射極跟隨器輸出電路。該電路在HI和LO兩個(gè)狀態(tài)都有電流流過(guò)。

對于10KH和10G產(chǎn)品系列，兩者的邏輯HI和LO輸出電壓都是相近的，盡管不同的ECL和GAAS射極耦合邏輯系列在溫度軌跡特性上存在細微的判別。這些邏輯電路通常采用-5.2的電源供電。高電平輸出（多數情況下是正的）標稱(chēng)值為-0.9V，而低電平輸出為-1.7V。

射極耦合邏輯電路需要有一個(gè)下拉電阻，通常用來(lái)端接到-5.2V或者中間電壓-2.0V。這里我們介紹一下這兩種情況下的計算。

當輸出電壓通過(guò)一個(gè)戴維南等效電阻R下拉至VT時(shí)：

由-5.2V供電的ECL邏輯電路通過(guò)電阻R下拉至-5.2V時(shí)，代入這些數值，上式可簡(jiǎn)化為：

VCC=0（正電壓）
VHI=-0.9（標稱(chēng)邏輯高電平）
VLO=-1.7（標稱(chēng)邏輯低電平）
VT=-5.2（下拉電壓）

P靜態(tài)=4.91/R

同樣的電路通過(guò)電阻R下拉至-2.0V時(shí)，式
可以簡(jiǎn)化為：

VCC=0（正電壓）
VHI=0.9（標準邏輯高電平）
VLO=-1.7（標稱(chēng)邏輯低電平）
VT=-2.0（下拉電壓）

P靜態(tài)=0.75/R

對于相同的電阻值，使用-2.0V端接時(shí)表現出明顯的功耗優(yōu)勢。這是因為當電源電壓被下拉到-2.0V時(shí)，下拉電阻汲取電流也較小。小電流意味著(zhù)低功耗。較小的電流還意味著(zhù)電路從HI轉換到LO時(shí)需要更長(cháng)的下降時(shí)間。

由于輸出電路是一個(gè)射隨器，上升時(shí)間不受下拉電流的影響。圖2.9中標明了10KH系列的ECL邏輯晶體管Q1的發(fā)射極等效串聯(lián)電阻RE的阻值約等于7歐，當給負載電容C充電時(shí)，源電流遠大于下拉電流，因此充電時(shí)間常數等于它們的乘積：TRC=REC

TRC是輸出電路從低電平狀態(tài)上升到高電平的63%時(shí)所需的時(shí)間。上升到高電平的90%所需的時(shí)間將是它的兩倍多一點(diǎn)，簡(jiǎn)單RC電路的10~90%上升時(shí)間是：

該時(shí)間常數，見(jiàn)上式，通常小于晶體管Q1的開(kāi)啟時(shí)間，因此輸出電路的上升時(shí)間通常等于晶體管Q1的開(kāi)啟時(shí)間。

在下降沿，晶體管Q1截止，不再有電流流過(guò)發(fā)射極。只有電容C通過(guò)下拉電阻放電，這就是功率和上升時(shí)間的關(guān)系開(kāi)始起作用的地方。下降時(shí)間直接與電容C放電的速度成正比。功耗與靜態(tài)下拉電流成正比。不管下拉電阻是連接到-5.2V，都需要一個(gè)大電流迅速地將電容C放電。

圖2.9顯示了電流衰減的波形。在D時(shí)刻，晶體管Q1截止。輸出電壓在時(shí)間常數RPDC內衰減至電壓VT。在E時(shí)刻，電壓已降到VLO，而晶體管Q1開(kāi)始翻轉，阻止了輸出電壓的進(jìn)一步衰減，電壓始終保持在VLO。

如果Q1完全截止，從10%到90%的下降時(shí)間是：