基于流水線(xiàn)加法器的數字相關(guān)器設計
加入技術(shù)交流群
除此之外，此模型還存在消耗FPGA內部大量乘法器資源的缺點(diǎn)，實(shí)際上，數字相關(guān)器的每一階所進(jìn)行的采樣數據流同本地碼相乘操作其產(chǎn)生的數據結果并無(wú)實(shí)際物理意義，而有意義的僅是相乘之后符號，它直接決定了輸入碼流同本地碼匹配的結果。本文引用地址：http://dyxdggzs.com/article/187762.htm
由表1可見(jiàn)乘法器符號輸出的結果實(shí)際上是同或運算，即：相同為正，不同為負。因此以乘法器作為相關(guān)器符號判決器效率并不高，而且浪費了大量的乘法器資源，完全可以通過(guò)組合邏輯判決得到相同的結果。
2 流水線(xiàn)型數字相關(guān)器模型
針對全加器型數字相關(guān)器的不足，建立基于流水線(xiàn)和符號判決的全新相關(guān)器模型，如圖2所示。
3 信號處理流程
基于流水線(xiàn)加法器的數字相關(guān)器，其信號處理過(guò)程可分5個(gè)組成部分，即：數據擴位、補碼變換、抽取判決、流水延遲和累加傳遞。
3．1 數據擴位
相關(guān)器的設計必須要考慮到數據累加所產(chǎn)生的最大結果，它決定了相關(guān)器數據移位寄存器的位寬，無(wú)論是全加器型的還是流水型的數字相關(guān)器必須對輸入數據采取擴位處理。例如：一個(gè)32階8 b輸入位寬數字相關(guān)器，當輸入補碼數據流連續的32個(gè)碼元與本地碼符號一一對應，同時(shí)每個(gè)輸入碼元的數據絕對值均達到最大值127則累加的結果是25×127，即：數據由8 b擴大到13 b，如果相關(guān)器所采用的擴頻碼位數不是2n也以2n計算。通過(guò)上述分析可以得到一個(gè)相關(guān)器數據寄存器位寬公式：
評論