以創(chuàng )新的保護方法適應 ESD保護界線(xiàn)變化

設計工程師為了應對諸如HDMI、SATA、MIPI和DisplayPort等新的輸入/輸出(I/O)接口要求的更高數據率，必須考慮降低ESD保護器件的電容。然而，由于更精微的工藝幾何尺寸更易受到ESD沖擊的影響，制造商迫切期望提供更高等級的保護。傳統ESD架構如今極力提供更適宜的保護等級并支持所期望的數據率，使得設計界面臨左右為難的窘境。因此，工程師必須在系統可靠性和信號質(zhì)量之間做出困難的折中取舍，實(shí)際上會(huì )使系統整體性能在某種程度上受損。對于設計能夠同時(shí)符合更高數據率和更好ESD保護新需求的芯片的制造商來(lái)說(shuō)，要實(shí)現這個(gè)目標極具挑戰性。

ESD保護領(lǐng)域的變化
由于采用更小的制造幾何尺寸、片上保護減少及應用環(huán)境不斷變化，ESD保護的界線(xiàn)已經(jīng)大幅改變。我們依次來(lái)審視一下這幾種因素。

1 幾何尺寸更小——隨著(zhù)當今最先進(jìn)的專(zhuān)用集成電路(ASIC)半導體工藝節點(diǎn)降至90納米及以下，與ESD相關(guān)的失效可能發(fā)生的電壓和電流電平也變小。

2 片上保護減少——最新芯片越來(lái)越容易遭受ESD損傷的情況已經(jīng)廣為人知。ESD目標規范行業(yè)委員會(huì )(Industry Council on ESD Target Specifications)近期公布了降低片上ESD保護標準等級的舉措，使得外部ESD保護電路對提供足夠的系統可靠性更為關(guān)鍵。

3 應用環(huán)境變化——筆記本電腦、手機、MP3播放器、數碼相機及其他便攜消費類(lèi)設備市場(chǎng)海量擴張，而所有這些設備的使用環(huán)境都未受控制(如未使用腕帶接地線(xiàn)或傳導型/接地型桌面)。在這些環(huán)境下，用戶(hù)可能接觸I/O連接器引腳，同時(shí)連接線(xiàn)纜或斷開(kāi)線(xiàn)纜連接。在正常使用期間，便攜設備也可能積累電荷，并在連接至計算機或電視時(shí)，將積累的能量釋放。

使用外部補償來(lái)均衡線(xiàn)路阻抗
高速布線(xiàn)方面的一個(gè)關(guān)鍵因素是整條傳輸線(xiàn)路提供匹配的阻抗。影響特征阻抗的變量有很多，包括走線(xiàn)寬度、電路板介電厚度、板材料和走線(xiàn)上的元件等。增加任何ESD保護電路（由于其本身的電容緣故）會(huì )影響線(xiàn)路的阻抗。因此，有必要通過(guò)阻抗匹配來(lái)為這種情況提供補償。

優(yōu)化布線(xiàn)的最重要目標是匹配整條線(xiàn)路上的阻抗，而在HDMI規范中，允許的阻抗是100Ω±15%。在線(xiàn)路中增加任何保護器件，無(wú)論是二極管、壓敏電阻 、抑制器或聚合物，都會(huì )使電容增大，源頭不僅來(lái)自器件本身，還包括將器件與印制電路板(PCB)連接在一起的焊盤(pán)。電容增加令信號失真，并可能導致視頻質(zhì)量較差，甚至是兼容性測試失敗。有鑒于此，ESD保護供應商著(zhù)重于降低器件的電容，但如前所述，這樣會(huì )對ESD保護性能構成負面影響。例如，可能通過(guò)縮減尺寸來(lái)降低二極管電容，但這可能導致電阻增加，使得鉗位電壓更高，以及抵達受保護器件的殘余電流更大。

增加電容的補償技術(shù)
系統設計人員為了給保護器件電容增加提供補償，常常需要更改設計，降低電路板上其他位置的電容，或增加額外的電感。典型補償技術(shù)包括：

1 增加共模扼流圈或濾波器——采用這種方法時(shí)，共模扼流圈的額外電感會(huì )補償ESD器件的電容。不利的是，在設計中增加高速共模扼流圈成本可能非常高，應該盡可能避免。

2 減小保護器件所在區域的走線(xiàn)寬度(增加走線(xiàn)電感)——這通常稱(chēng)作走線(xiàn)頸縮(trace necking)，在僅要求少量補償時(shí)可能非常有效。這種方法的一項局限是，在薄介電板上，如果ESD保護器件的電容過(guò)高，就難于提供匹配的阻抗。

3 降低走線(xiàn)下的電容——可以通過(guò)消除走線(xiàn)下面的任何接地層及僅在ESD元件所在區域降低電容來(lái)實(shí)現。
雖然以上各種技術(shù)都業(yè)已成功使用，但它們僅是極佳的次優(yōu)選擇，因為會(huì )使設計復雜度和成本升高。它們要求設計和制造環(huán)境受到良好控制，使用更昂貴的外部元件(如共模扼流圈)或更精密的PCB，令總體物料單(BOM)成本更高。使用這些技術(shù)的另一項主要不足是許多工程師沒(méi)有足夠的經(jīng)驗來(lái)設計阻抗受控的布線(xiàn)。

欠缺這方面的經(jīng)驗常常會(huì )導致設計錯誤，使開(kāi)發(fā)成本和耗用時(shí)間如滾雪球般增長(cháng)，因為可能涉及到多次電路板返工，以及設計和制造失控等。最后，許多大型制造商傾向于與多個(gè)PCB供應商合作，故難于確保一種布線(xiàn)在所有這些不同供應商提供的PCB上都能發(fā)揮實(shí)效。

新的保護方法
安森美半導體開(kāi)發(fā)出的PicoGuard XS架構可以維持高速數據接口的信號完整性，同時(shí)提供更強的ESD保護。這種架構向上布線(xiàn)并穿過(guò)封裝，而不是位于封裝下面，借此消除走線(xiàn)寄生參數。這種方法將電感與ESD二極管集成在一起以匹配信號線(xiàn)路阻抗，從而摒棄任何類(lèi)型的外部補償。集成電感降低鉗位電壓及受保護ASIC所流入的殘余電流，從而改善ESD性能。