基于折疊結構的半帶濾波器的設計

　　2. 2. 4　時(shí)序分析

　　圖2當中的0表示同步控制信號contr_rw的值為0， 1表示同步控制信號contr_rw的值為1，為了方便分析，我們把圖2當中的加法器按照從左到右，從上到下的順序依次編號為加法器1、加法器2、加法器3、加法器4，用fm0mul_w表示通道送給加法器1的輸入， 用fm0add _ r 表示加法器1 的輸出; 用fm1mul_w表示通道送給加法器2的輸入，用fm1add_r表示加法器2的輸出，其它類(lèi)推。接下來(lái)簡(jiǎn)要的分析下該設計是如何工作的。

　　第一個(gè)時(shí)鐘Clock1：同步控制信號contr_ rw的值為0，通道送入加法器1 的數據為x ( 0) h0 ， 加法器1的另一個(gè)輸入值為0，此時(shí)加法器1的輸出值為x (0) h0 ;通道送入加法器2的數據為x ( 0) h4 ; 通道送入加法器3的數據為x ( 0) h0 ;通道送入加法器4的數據為x (0) h4。

　　第二個(gè)時(shí)鐘Clock2：同步控制信號contr_ rw的值為1，通道送入加法器1的數據為x (0) h2 ;通道送入加法器2的數據為x (1) h5 ;通道送入加法器3的數據為x (0) h2 ;送入加法器4的數據為0。

　　第三個(gè)時(shí)鐘Clock3、第四個(gè)時(shí)鐘Clock4、第五個(gè)時(shí)鐘Clock5、第六個(gè)時(shí)鐘Clock6可按照此方法依此類(lèi)推，具體時(shí)序參見(jiàn)表1。

　　第七個(gè)時(shí)鐘Clock7：同步控制信號contr_ rw的值為0，通道送入加法器1的數據為x (6) h0 ，加法器1的另一個(gè)輸入值為0， 此時(shí)加法器1 的輸出值為x (6) h0 ;通道送入加法器2 的數據為x ( 6 ) h4 ， 在Clock6產(chǎn)生的fm0add_ r經(jīng)過(guò)1個(gè)時(shí)鐘延時(shí)成為此時(shí)刻加法器2的另外一個(gè)輸入值，于是此時(shí)加法器2的輸出值為x (2) h0 + x (4) h2 + x (6) h4 ;通道送入加法器3的數據為x (6) h0 ;通道送入加法器4的數據為x ( 6) h4 ，在Clock6產(chǎn)生的fm3add_ r經(jīng)過(guò)1個(gè)時(shí)鐘延時(shí)成為此時(shí)刻加法器4的另外一個(gè)輸入值，于是此時(shí)加法器4的輸出值為x ( 0) h0 + x ( 2) h2 +x (4) h4 + x (5) h5 + x (6) h4。

　　第八個(gè)時(shí)鐘Clock8、第九個(gè)時(shí)鐘Clock9、第十個(gè)時(shí)鐘Clock10 可以按此方法類(lèi)推， 具體時(shí)序參見(jiàn)表1。

　　第十一個(gè)時(shí)鐘Clock11： 同步控制信號contr_rw的值為0，通道送入加法器1 的數據為x ( 10 )h0 ，加法器1 的另一個(gè)輸入值為0， 此時(shí)加法器1的輸出值為x ( 10) h0 ;通道送入加法器2的數據為x ( 10) h4 ，在Clock10產(chǎn)生的fm0add_ r經(jīng)過(guò)1個(gè)時(shí)鐘延時(shí)成為此時(shí)刻加法器2 的另外一個(gè)輸入值，于是此時(shí)加法器2的輸出值為x ( 6) h0 + x ( 8) h2 +x (10) h4 ;通道送入加法器4的數據為x ( 10) h4 ，在Clock10產(chǎn)生的fm3add_r經(jīng)過(guò)1個(gè)時(shí)鐘延時(shí)成為此時(shí)刻加法器4的另外一個(gè)輸入值，于是此時(shí)加法器4的輸出值為x ( 4) h0 + x ( 6) h2 + x ( 8) h4 + x ( 9) h5+ x (10) h4。通道送入加法器3的數據為x ( 10) h0 ，在Clock10產(chǎn)生的fm2add_r經(jīng)過(guò)1個(gè)時(shí)鐘延時(shí)成為此時(shí)刻加法器3的另外一個(gè)輸入值，于是此時(shí)加法器3的輸出值為x ( 0 ) h0 + x ( 2 ) h2 + x ( 4 ) h4 +x (5) h5 + x (6) h4 + x (8) h2 + x (10) h0。

　　以上是基于折疊結構的11階半帶濾波器一個(gè)完整的濾波過(guò)程。具體的各個(gè)結點(diǎn)的時(shí)序如表1所示。

表1　時(shí)序表