基于DP標準發(fā)射端擴頻時(shí)鐘發(fā)生器電路設計

　　電荷泵鎖相環(huán)具有低功耗、高速、低抖動(dòng)和低成本等特點(diǎn)，廣泛應用于無(wú)線(xiàn)電通信、頻率綜合器、時(shí)鐘恢復電路中。電荷泵電路在鎖相環(huán)路(PLL)中起著(zhù)非常重要的作用，其主要功能是把鑒頻鑒相器(PFD)的數字信號UP和DOWN轉換為模擬信號，從而控制壓控振蕩器(VCO)的頻率。當PFD給出高精度的相位誤差時(shí)，電荷泵對整個(gè)環(huán)路的性能起決定性作用。當PLL鎖定在某個(gè)頻率時(shí)，電荷泵電路的輸出必須保持在一個(gè)常數。因此，在設計電荷泵電路時(shí)，產(chǎn)生一個(gè)穩定步長(cháng)的電壓是很重要的。實(shí)際的電荷泵不可避免的存在電荷泄漏、充放電流失配、泵開(kāi)關(guān)時(shí)間延時(shí)不同等不利因素，這些因素都不同程度地造成輸出頻率的相位偏差，進(jìn)而降低輸出時(shí)鐘的抗噪聲性能。該系統設計采用差分電路結構，此結構具有以下優(yōu)點(diǎn)：消除了跳躍現象;可以丁作在較高頻率，滿(mǎn)足整個(gè)PLL的設計要求;由于對稱(chēng)性，不易產(chǎn)生偏差;減小電源、地及襯底噪聲的影響;NMOS與PMOS開(kāi)關(guān)特性不匹配對整個(gè)性質(zhì)將不再起決定性作用，原來(lái)要求NMOS與PMOS相匹配的地方，現在只需NMOS或PMOS自身相匹配即可。該電荷泵電路如圖4所示，它由大擺幅電流鏡及由上拉泵和下拉泵電路所構成的對稱(chēng)電荷泵所組成，屬于全差分型電荷泵電路。上拉泵和下拉泵均由差分輸入對V M1和VM2，電流鏡VM3，偏置電流源Ib和ISMALL，以及弱上拉電流鏡VM4和VM5所組成。該電路是一種新的全差分電荷泵結構，與傳統電荷泵電路相比，該電路具有輸出范圍寬和無(wú)跳躍現象等優(yōu)點(diǎn)，同時(shí)還可以有效地解決電荷泄漏和充放電失配等問(wèn)題。

　　3.4 調制電荷泵電路

　　采用調制電荷泵三角波調制壓控振蕩器的控制電壓以達到擴頻的效果。文獻[5]中給出了調制電荷泵的參數：調制電流為2.33μA，調制頻率為30 kHz。電荷泵的輸出都是采用單管，而不是更有利于抑制失配度的級聯(lián)管，原因在于級聯(lián)管限制了電荷泵的電壓輸出范圍，壓控振蕩器在1.15～2.43 V線(xiàn)性范圍內不是所有情況下都能處于飽和區工作。該設計通過(guò)增加管子的柵長(cháng)L，即增加從管子漏端看進(jìn)去的電阻來(lái)減小失配度，而管子增大所引起的時(shí)鐘饋通及電流泄露等問(wèn)題比電流失配對系統的影響小。

　　3.5 濾波器電路

　　環(huán)路濾波器(LPF)連接在電荷泵和壓控振蕩器之間，它決定鎖相環(huán)的基本頻率特性。實(shí)際上，正是由于環(huán)路濾波器的存在，鎖相環(huán)才可以選擇工作在任意中心頻率和帶寬內。環(huán)路濾波器可以采用無(wú)源濾波器或有源濾波器。該設計采用無(wú)源低通濾波器，用基于鎖相環(huán)交流頻域特性分析的方法。在該濾波器的設計中，如果鎖相環(huán)帶寬、相位裕度和零極點(diǎn)選擇合理，只需經(jīng)過(guò)1～2次試算，就可以得到正確結果。這種設計方法的優(yōu)點(diǎn)是直接以鎖相環(huán)的交流特性為出發(fā)點(diǎn)，利用使系統穩定的簡(jiǎn)單條件，就可以設計出環(huán)路濾波器。這為低相位抖動(dòng)、快速鎖定鎖相環(huán)的行為級設計提供了一種快速準確的途徑。

　　3.6 壓控調節器電路

　　考慮到壓控振蕩器易受到電源噪聲的影響，而壓控振蕩器的性能是整個(gè)鎖相環(huán)系統的關(guān)鍵，所以為壓控振蕩器提供1個(gè)穩定的電源電壓是非常必要的。本文采用折疊式共源共柵結構，如圖5所示。

　　圖5中，補償電容為4.7 μF，基準點(diǎn)電壓Ref來(lái)自帶隙基準，輸出電壓由反饋電阻和運放增益決定：

　　為了減小輸出電壓的誤差，需要設計增益較大的運放，考慮到環(huán)路的穩定性及環(huán)路建立時(shí)間，把補償電容的極點(diǎn)作為整個(gè)環(huán)路的主極點(diǎn)，這就要求運放具有較高的帶寬。

　　用負載電阻模擬壓控振蕩器，取Rload為150～500 Ω，輸出5.2～18.8 mA電流來(lái)提供壓控振蕩器的電流，這一輸出范圍對運放的電壓輸出范嗣提出嚴峻要求。為了提高輸出電壓的電源抑制，可以設計輸出管VMP1工作在飽和區，但這就降低了低壓差線(xiàn)性穩壓器的效率(近似為輸出電壓與電源電壓的比值);另外也可通過(guò)增加VMP1，管的柵長(cháng)來(lái)提高電源抑制，但這樣就使得運放的主極點(diǎn)減小，整個(gè)環(huán)路穩定性變差。低壓差線(xiàn)性穩壓器的設計還需綜合考慮電荷泵輸出電壓，壓控振蕩器線(xiàn)性工作范圍等因素。