一種新型高速CMOS全差分運算放大器設計
加入技術(shù)交流群
3 共模反饋設計
全差分運算放大器輸出共模電平穩定性差，對輸入電壓的變化、器件的失配等很敏感，且不能通過(guò)差動(dòng)反饋來(lái)達到穩定，所以需要沒(méi)汁共模反饋電路(CMFB)來(lái)穩定工作點(diǎn)。CMFB電路其實(shí)是反饋電路的一種，通過(guò)檢測輸出共模電平，并有根據的調節放大器的一個(gè)偏差電流，原理結構圖如圖2所示，一般有3部分組成：檢測輸出共模電平；同一個(gè)參考電壓比較；將誤差送回放大器偏置網(wǎng)絡(luò )。而相比于開(kāi)關(guān)電容反饋電路，連續時(shí)間共模反饋電路具有更快的速度，所以本文采用前者進(jìn)行設計。本文引用地址：http://dyxdggzs.com/article/186258.htm
如圖1所示，M11，M18構成共模反饋電路。由于本文設計的運放的直流增益較高，若采用傳統的電阻采樣，電阻值很小，不但占據很大的面積，還會(huì )嚴重的降低直流增益。因此本文采用共源放大器差分輸入對管對共模電平取樣的共模反饋電路。
同時(shí)使用了一種新的連接方法，即將控制電壓連接到PMOS共源共柵管M7，M8的柵極，而不是如傳統方法那樣接到負載管M3，M4，因此也將一般的PMOS電流鏡改為NMOS電流鏡。為了使輸出信號擺幅最大，共模參考電壓值通常為電壓源的一半。
下面分析此種接法的優(yōu)勢。傳統的接法是將控制電壓接到M9和M10的柵極，這樣電路的直流增益有式(1)變?yōu)椋?br /> 
由于在設計中I1≈I9，而考慮到輸出擺幅的影響，Veff1≈3Veff9因此3gm1≈gm9。有此看來(lái)，式(6)的增益比式(1)增大了三倍。整個(gè)電路也必然的出現不穩定性，在共模反饋回路中主運放的相位與頻率的關(guān)系就發(fā)生變換，因此各器件參數又需要重新調制。而將控制電壓接到M7-M8的柵極，則閉環(huán)增益變?yōu)椋?br /> 
而Gm7=gm7／(1+gm7ro9)，約小于gm1。這樣CMFB環(huán)路增益稍低于主運放增益，而相位裕度基本不變，性能穩定。
4 仿真結果與分析
使用SMIC0．25μmCMOS標準工藝模型，在Cadence的spectre工具進(jìn)行仿真。運放在在2．5 V單電源和驅動(dòng)0．5 pF負載時(shí)，開(kāi)環(huán)增益為71．1 dB，單位增益帶寬為303 MHz，相位裕度為52°，仿真結果如圖3所示。
共模抑制比定義為差分增益和共模增益的比值，它反映了一個(gè)放大器對共模信號和共模噪聲的抑制能力。利用2個(gè)運放分別在輸入端接差模響應激勵和共模響應激勵，經(jīng)Spectre仿真結果測得結果如圖4所示，差模增益為71．1 dB，共模增益為-46．3 dB，即可得共模抑制比為117．4 dB。
評論