使用采樣保持技術(shù)實(shí)現運算放大器建立時(shí)間測定

引言

現代高速運算放大器 (op amps) 的建立時(shí)間都為幾納秒左右。這個(gè)時(shí)間是如此的短暫。因此，要想在某個(gè)合理誤差范圍內對其進(jìn)行測定，不僅僅對自動(dòng)測試設備（ATE）是一個(gè)難題，即使在工作臺上也難以完成。今天的運算放大器產(chǎn)品說(shuō)明書(shū)中，常常以模擬值的形式給出產(chǎn)品的建立時(shí)間數據，原因是在工作臺上對其進(jìn)行測試需要安裝更多硬件設備，而這會(huì )增加測定的成本和難度。傳統的高速示波器僅有一個(gè)10比特模數轉換器，限制了測量分辨率（最大0.1%）。

本文將介紹一種新方法，其經(jīng)過(guò)證明可以有效地完成這些測量工作。它是一種相對低成本、簡(jiǎn)單的建立時(shí)間測量方法。這種方法把準確性和精確度建立在波形生成器和采樣保持電路的相對速度上。
受測器件的步進(jìn)輸入

本文中，建立時(shí)間是指使用某個(gè)理想步進(jìn)輸入，到受測器件（DUT）進(jìn)入并維持在某個(gè)規定誤差范圍（終值對稱(chēng)）內的時(shí)間。理想步進(jìn)輸入很容易在模擬中產(chǎn)生得到，但在實(shí)驗室中卻沒(méi)有能夠產(chǎn)生理想步進(jìn)波形的儀器設備。即使在理想條件下，過(guò)阻尼和高阻尼儀器的輸出可能需要一些RC時(shí)間常量，以單調地穩定在0.1%終值范圍以?xún)取?br />

對于一些欠阻尼系統而言，步進(jìn)波形會(huì )超出終值，并且可能會(huì )出現振鈴。實(shí)際上，即使是高阻尼系統也會(huì )有欠阻尼現象。一般而言，步進(jìn)波形下降越快，過(guò)沖和振鈴也就越多。之后，這種非理想狀況傳播至受測器件的測量輸出波形。幸運的是，利用計算機日志記錄輸入和輸出數據，通過(guò)排列這兩種數據并用輸出減去輸入便可實(shí)現輸出標準化（受測器件使用同相單位增益配置）。
平底脈沖生成器

波形生成器降沿用作受測器件的輸入時(shí)，可以使用一個(gè)平底脈沖生成器（FBPG）來(lái)平整生成信號的低壓電平。平底脈沖生成器將降電壓鉗制接地，代價(jià)是出現更大的過(guò)沖。這樣便讓測試工程師能夠通過(guò)測試裝置調節平衡實(shí)現一定程序的控制。同樣，我們可以使用平頂脈沖生成器來(lái)平整高壓電平。

圖 1 顯示了兩個(gè)背靠背放置的高速齊納二極管，每個(gè)二極管都有一個(gè)單獨、可調節電源。一般原則是，按照如下順序啟動(dòng)裝置：調節R_supply，

獲得D1/D2連接5V電壓，然后調節V_generator輸出電壓，讓其在2V高壓和-5V低壓之間擺動(dòng)。這樣便可在2V_pp高壓電平和0V低壓電平下對輸出進(jìn)行偏置。當V_generator為高時(shí)，D2關(guān)閉，D1開(kāi)啟。在此期間，輸出電壓成為D1正向電壓（V_supply）的函數，同時(shí)也是流經(jīng)R_supply和D1電流量的函數。當輸入為低時(shí)，D1關(guān)閉，D2開(kāi)啟。在此期間，輸出電壓擺至接地電壓，同時(shí)其轉換速率與流入相應電阻器R3的電流大小成正比例關(guān)系。瞬態(tài)響應與二極管電容、反向恢復時(shí)間和正向恢復電壓有關(guān)。

圖 1 平底脈沖生成器 (FBPG)

由于二極管的非線(xiàn)性特性，需使用嚴密的方程式來(lái)計算DC電平和平底脈沖生成器瞬態(tài)響應。作為一種替代方法，也可以在軟件（例如：德州儀器公司的TINA-TI™）中模擬這些方程式。假設脈沖生成器的速度非?？?，則輸出波形的降時(shí)間和過(guò)沖與二極管的速度和恢復時(shí)間有關(guān)，同時(shí)也與寄生電容和安裝平底脈沖生成器的印刷電路板（PCB）的電感有關(guān)。換句話(huà)說(shuō)，設計人員應該選擇最快速、最健壯的二極管，并在將平底脈沖生成器用于高速波形生成時(shí)遵循優(yōu)秀PCB布局原則。
建立時(shí)間測量的采樣保持方法

就這里介紹的例子而言，我們選擇使用TI的OPA615（見(jiàn)圖2）來(lái)實(shí)現建立時(shí)間測量的采樣保持（S/H）功能，這是因為：它擁有寬帶運算跨導放大器（OTA），針對低輸入偏置電流進(jìn)行了優(yōu)化；另外，它還擁有快速、精確的采樣OTA（SOTA），其同時(shí)起到一個(gè)比較器和緩沖器的作用。當保持控制引腳為高時(shí)，通過(guò)SOTA在電容器（C_HOLD）上對模擬輸入（V_IN）采樣。當保持控制引腳變低時(shí)，C_HOLD電壓在輸出（V_OUT）端得到保持和反射。采樣期間，C_HOLD電壓被調節至輸入實(shí)時(shí)電壓電平。如果輸入和C_HOLD之間的差異較大，并且采樣時(shí)間僅為幾納秒，則要求高轉換速率。保持期間，C_HOLD電壓始終充電/放電，原因是其漏電流和OTA所需的偏置電流。電流反饋環(huán)路可確保SOTA轉換速率足以捕獲V_IN的正確電壓電平。