<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 模擬技術(shù) > 設計應用 > 電力線(xiàn)載波擴頻通信調制模塊的設計

電力線(xiàn)載波擴頻通信調制模塊的設計

作者: 時(shí)間:2012-08-08 來(lái)源:網(wǎng)絡(luò ) 收藏

的設計

本文引用地址:http://dyxdggzs.com/article/185964.htm

通常系統的解調電路很復雜,本系統為了使解調電路簡(jiǎn)單化,采取基帶信號速率與擴頻碼元周期同步同速的特殊措施,省去了解調電路中復雜的載波恢復電路。直接序列系統中,接收端與發(fā)送端必須實(shí)現載波同步、PN碼同步,才可以正常工作。同步系統是擴頻通信的關(guān)鍵技術(shù)。

1 本擴頻系統的調頻解調原理

本系統的載波,PN碼和基帶信號的速率來(lái)自于同一個(gè)時(shí)鐘源,而且載波頻率和PN碼頻率都是基帶信號速率的整數倍,所以系統在解調端獲得PN碼同步的同時(shí),也獲得了載波的同步。

2 系統總體設計及參數選擇

本系統設計其頂層采用圖形設計方式,各基于Verilog HDL設計。圖1為系統圖。

1.jpg

基帶數據的碼速率為0.806 Kb/s,PN碼速率為25 Kb/s,基帶信號與PN碼相異或輸出信號去載波產(chǎn)生BPSK信號,載波的中心頻率為100 kHz。本系統電路各部分的時(shí)鐘源參數依據系統框圖選擇,晶振頻率是50 MHz,以上各部分的時(shí)鐘經(jīng)分頻后得到。

3 模塊設計及實(shí)現

3.1 分頻模塊

本系統發(fā)射的基帶數據速率是0.806 Kb/s,PN碼的頻率是25 kHz,正弦波的頻率是100 kHz,所以整個(gè)系統所需的時(shí)鐘為50 MHz,PN碼所需的時(shí)鐘是25 kHz,基帶信號所需的時(shí)鐘是0.806 Kb/s。為了更好地實(shí)現同步,后面兩者分別經(jīng)過(guò)16×125分頻,31×16×125分頻得到,分頻器通過(guò)編程實(shí)現。時(shí)序仿真如圖2所示。

3.2 PN碼發(fā)生器模塊

采用最大長(cháng)度線(xiàn)性反饋移位寄存器(m序列)生成擴頻碼字,其本原多項式如下:

PN發(fā)生器的時(shí)序仿真如圖3。產(chǎn)生的25-1位PN碼為:

[ 1 1 1 1 1 0 0 1 1 0 1 0 0 1 0 0 0 0 1 0 1 0 1 1 1 0 1 1 0 0 0 ]

3.3 直接序列擴頻模塊

直接序列擴頻的實(shí)現比較簡(jiǎn)單,用PN碼與信息序列模二相加(波形相乘),對基帶信息進(jìn)行擴頻調制。本設計采用31位的PN碼,需要滿(mǎn)足如下關(guān)系Tc=31Tb(Tc為基帶信號周期;Tb為PN碼周期)。擴頻調制的時(shí)序仿真如圖4所示。

2.jpg

3.4 BPSK調制模塊

本系統數字正弦發(fā)生器采用了直接數字頻率合成(DDS)技術(shù)。DDS由相位累加器、相位加法器、波形存儲器(ROM)組成。其中,ROM中存放經(jīng)過(guò)采樣、量化處理后的周期連續信號一個(gè)周期波形的幅度值。在具體實(shí)現中ROM表采用了10位,即1 024個(gè)采樣點(diǎn)。利用DDS產(chǎn)生100 kHz的載波,對擴頻信號進(jìn)行調制。

因此,在本設計中,BPSK的調制通過(guò)對擴頻模塊產(chǎn)生的序列對兩路相移為180°的正弦波進(jìn)行選通來(lái)調制,在前面利用DDS產(chǎn)生了兩個(gè)正弦波的ROM表,通過(guò)擴頻序列對兩張表的數據進(jìn)行選通,則所輸出波形能夠實(shí)現BPSK調制。

在本設計中,擴頻信號與BPSK調制信號的對應關(guān)系為:“1”對應180°;“0”對應0°。所以,當數據為1時(shí),選擇正弦波的初始相位為180°;當數據是0時(shí),選擇正弦波的初始相位是0°,這是通過(guò)Verilog編程實(shí)現的。

4 系統聯(lián)合仿真

對各個(gè)子模塊設計仿真完之后,把各個(gè)模塊進(jìn)行級聯(lián)仿真調試。頂層模塊采用原理圖輸入法,該方法具有直觀(guān)清晰的特點(diǎn)。系統級聯(lián)圖如圖5所示。

3.jpg

系統級聯(lián)的時(shí)序仿真如圖6所示。

4.jpg

5 結語(yǔ)

在FPGA芯片上實(shí)現了直接序列擴頻發(fā)射系統,由于所有模塊都集成在一個(gè)芯片中,提高了系統的穩定性和可靠性。且由于FPGA是一個(gè)完全的硬件構架,其中的電路全部由與非門(mén)實(shí)現,比用傳統的擴頻系統處理速度更快,并且系統可以通過(guò)編程來(lái)修改升級,具有很大的靈活性。最后,因載波頻率和PN碼頻率都是基帶信號速率的整數倍,所以,系統在解調端獲得PN碼同步的同時(shí),載波也獲得了同步,這樣就大大降低了后端解調器的復雜度,具有實(shí)用價(jià)值。

更多資訊請關(guān)注:21ic模擬頻道



評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>