一種基于CPLD的16位VFC式AD轉換器設計

隨著(zhù)科技的飛速發(fā)展、高分辨率的數?；旌想娐返膽貌粩嗌钊?，電路設計日趨復雜，精度越來(lái)越高，所以高精度AD轉換電路的設計就成了儀器儀表及各種測量控制系統的難點(diǎn)。本系統來(lái)源于儀器儀表的溫控系統設計，采用高精度、低溫漂的優(yōu)質(zhì)模擬、數字器件，輔以52系列單片機為控制器，以復雜可編程邏輯器件 CPLD （Comp lex Programmable Array Logic）為頻率測試的硬件平臺，實(shí)現了高分辨率、低線(xiàn)性誤差的AD轉換器的設計。通過(guò)本設計掌握高精度、低漂移的高端AD轉換器的設計方法， CPLD的設計，以及52系列單片機的硬件設計及軟件編程。

　　1　系統功能及結構

　　系統主要目的是設計一個(gè)16位的VFC式AD轉換器，利用積分原理，將輸入電壓（或電流）轉換成頻率輸出。采用計數頻率高的CPLD器件實(shí)現測頻，單片機控制CPLD的測頻操作和頻率的計算。

　　用V /F轉換器完成AD轉換，需要1個(gè)定時(shí)器和2路計數器，計數器的計數頻率限制了V /F器件輸出頻率的提高。本設計采用計數頻率更高的CPLD器件和單片機共同組成測速模塊， CPLD通用性好，避免了對于專(zhuān)用器件的依賴(lài)，降低了因專(zhuān)用器件停產(chǎn)或出現供貸問(wèn)題所帶來(lái)的風(fēng)險，同時(shí)實(shí)現所需的控制。

　　VFC式AD 轉換器脈沖頻率與輸入電壓成比例，其精度高、線(xiàn)性度好、轉換速度居中、轉換位數與速度可調、與CPU的連線(xiàn)最少，且增加轉換位數時(shí)不會(huì )增加與CPU的連線(xiàn)，因此， VFC為AD 轉換技術(shù)提供了一種廉價(jià)而有效的解決辦法。

　　系統總體可以劃分為電壓采樣部分、模擬- 數字轉化部分，控制部分。其中電壓采樣部分包括：精密測試電壓源。模擬- 數字轉化部分包括：電壓放大和偏置，V /F轉換模塊，計數轉化模塊?？刂撇糠职ǎ嚎刂破髂K，鍵盤(pán)，顯示模塊，系統原理框如圖1所示。

　　為實(shí)現各模塊的功能，分別選取了較好的方案實(shí)現： ①精密基準源，精密低溫漂高檔基準源，分壓;②電壓放大及偏置，運算放大器ICL7650; ③V /F轉換，采用AD652芯片; ④頻率測試，采用CPLD （復雜可編程邏輯器件） ; ⑤控制器，采用凌陽(yáng)的SPEC061A單片機; ⑥顯示，采用液晶屏; ⑦電氣隔離，采用光電耦合，所設計的系統如圖2所示。

　　圖1　系統原理框圖

　　圖2　所設計的系統框圖

　　2　系統硬件設計

　　2. 1　精密測試基準源

　　對于16位的AD轉換器，滿(mǎn)幅度輸入電壓僅為100 mV，如果要測試它的性能，則需要極高精度和非常低溫漂的基準源， 電路原理如圖3 所示。

　　AD586是AD公司高精度5 V的基準電壓源，溫漂低至2 10 - 6 /℃，噪聲為100 nV /Hz，通過(guò)固定電阻和可調電阻進(jìn)行分壓產(chǎn)生0 ～100 mV 的電壓。為了增加電壓的負載能力，須進(jìn)行電壓跟隨。OPA333是零漂移精密運放，漂移最大為0. 05μV /℃。同時(shí)采用兩個(gè)2. 5 V的基準源LM336以降低電源波動(dòng)的影響。LM336 的輸出電流為10 mA， 可滿(mǎn)足OPA33的需要。分壓用的電阻為指針式10 圈可調，可以達到理想的精度。

　　圖3　基準源電路原理圖

2. 2　電壓的放大及偏置

　　0～100 mV 的電壓不能直接送給V /F 變換AD652，而必須經(jīng)過(guò)精密放大和進(jìn)行電位的偏置，這樣才能達到設計的精度。選擇具有斬波穩定功能的ICL7650運算放大器，它可以提供低的偏置電 流（10pA） 、偏置電壓和相對時(shí)間、溫度的穩定性。輸入的0～100 mV電壓經(jīng)過(guò)40倍的放大后，產(chǎn)生0～4 V的輸出，因為AD652在0 V輸入的情況下，輸出頻率也是0，這樣計數得到頻率難以達到16 位的精度，所以將輸入（0～4 V）的直流偏置設置為1 V，從而產(chǎn)生1～5 V的輸入信號送給AD652;運放的電阻須選用1 /1 000 精度的，保證了V /F變換的精度。

　　其原理圖如圖4所示。

　　2. 3　V /F轉換電路

　　電壓/頻率轉換即V /F轉換，是將一定的輸入電壓信號按線(xiàn)性的比例關(guān)系轉換成頻率信號，當輸入電壓變化時(shí)，輸出頻率也響應變化。

　　本設計采用專(zhuān)用集成芯片AD652，輔以的外圍電路即可實(shí)現V /F轉換，如圖5所示。AD652是美國ANALOG DEV ICES公司推出的高精度電壓頻率（V /F）轉換器，它由積分器、比較器、精密電流源、單穩多諧振蕩器和輸出晶體管組成。該電路在±15 V電源電壓下，功耗電流小于15 mA，滿(mǎn)刻度為1 MHz時(shí)其非線(xiàn)性度小于0. 07 % ， 最佳溫度穩定性為±150 ppm /℃。用AD652實(shí)現V /F轉換，可以滿(mǎn)足較高的滿(mǎn)刻度頻率響應和較低的最佳溫度穩定性。

　　圖5　V /F轉換電路

　　由于使用外部時(shí)鐘設置滿(mǎn)量程輸出頻率，AD652可以獲得更高的線(xiàn)性度和穩定性。通過(guò)使用同一時(shí)鐘驅動(dòng)AD652和設置計數時(shí)間閘門(mén)，轉換精度與時(shí)鐘頻率無(wú)關(guān)，不因時(shí)鐘頻率的改變而改變。

　　2. 4　基于CPLD的頻率計電路

　　在本系統中， CPLD采用美國XIL INX公司生產(chǎn)的XC95108CPLD （復雜可編程邏輯器件） ，其片內有108個(gè)宏， 2 400個(gè)門(mén)，頻率可以達125 MHz，引腳間延時(shí)715 ns，供電電壓5 V或313 V的在系統可編程器件，其可供用戶(hù)使用的I/O口數在64個(gè)以上。

　　XC95108采用FLASH編程工藝，可反復擦寫(xiě)，所設計的電路如圖6所示。

　　由于輸入的信號是交流信號而CPLD （可編程邏輯器件）和施密特觸發(fā)器是數字芯片，不識別負信號，需將輸入交流信號變?yōu)橹绷餍盘?，用兩個(gè)電阻實(shí)現電壓鉗位功能，鉗位后的信號經(jīng)7414 （施密特觸發(fā)器）整形為方波后直接輸入CPLD 對其計數。

　　由于CPLD可以實(shí)現高速響應，可以實(shí)現準確計數。

　　頻率計測得的數據為此系統的AD轉換結果，轉換精度受基準晶振和AD652的V /F滿(mǎn)刻度時(shí)的量程的影響，由于CPLD 的基準晶振選用的是20MHz的高精度晶振。設計的AD 轉換頻率為50kHz，所以在計數周期內基準晶振脈沖個(gè)數為400，CPLD因為隨機時(shí)間出現的誤差僅為一個(gè)脈沖，而AD652的滿(mǎn)刻度頻率高，可達 1MHz，所以精度可達到幾千分之一。