硬件設計：電容電感磁珠總結

*模擬地和數字地單點(diǎn)接地*

只要是地,最終都要接到一起,然后入大地.如果不接在一起就是浮地,存在壓差,容易積累電荷,造成靜電.地是參考0電位,所有電壓都是參考地得出的,地的標準要一致,故各種地應短接在一起.人們認為大地能夠吸收所有電荷,始終維持穩定,是最終的地參考點(diǎn).雖然有些板子沒(méi)有接大地,但發(fā)電廠(chǎng)是接大地的,板子上的電源最終還是會(huì )返回發(fā)電廠(chǎng)入地.如果把模擬地和數字地大面積直接相連,會(huì )導致互相干擾.不短接又不妥,理由如上有四種方法解決此問(wèn)題:

1、用磁珠連接;

2、用電容連接;

3、用電感連接;

4、用0歐姆電阻連接.

磁珠的等效電路相當于帶阻限波器,只對某個(gè)頻點(diǎn)的噪聲有顯著(zhù)抑制作用,使用時(shí)需要預先估計噪點(diǎn)頻率,以便選用適當型號.對于頻率不確定或無(wú)法預知的情況,磁珠不合.

電容隔直通交,造成浮地.

電感體積大,雜散參數多,不穩定.

0歐電阻相當于很窄的電流通路,能夠有效地限制環(huán)路電流,使噪聲得到抑制.電阻在所有頻帶上都有衰減作用(0歐電阻也有阻抗),這點(diǎn)比磁珠強.

*跨接時(shí)用于電流回路*

當分割電地平面后,造成信號最短回流路徑斷裂,此時(shí),信號回路不得不繞道,形成很大的環(huán)路面積,電場(chǎng)和磁場(chǎng)的影響就變強了,容易干擾/被干擾.在分割區上跨接0歐電阻,可以提供較短的回流路徑,減小干擾.

*配置電路*

一般,產(chǎn)品上不要出現跳線(xiàn)和撥碼開(kāi)關(guān).有時(shí)用戶(hù)會(huì )亂動(dòng)設置,易引起誤會(huì ),為了減少維護費用,應用0歐電阻代替跳線(xiàn)等焊在板子上.

空置跳線(xiàn)在高頻時(shí)相當于天線(xiàn),用貼片電阻效果好.

*其他用途*

布線(xiàn)時(shí)跨線(xiàn)，調試/測試用臨時(shí)取代其他貼片器件 ，作為溫度補償器件

用好去耦電容。好的高頻去耦電容可以去除高到1GHZ的高頻成份。陶瓷片電容或多層陶瓷電容的高頻特性較好。設計印刷線(xiàn)路板時(shí)，每個(gè)集成電路的電源，地之間都要加一個(gè)去耦電容。去耦電容有兩個(gè)作用：一方面是本集成電路的蓄能電容，提供和吸收該集成電路開(kāi)門(mén)關(guān)門(mén)瞬間的充放電能；另一方面旁路掉該器件的高頻噪聲。數字電路中典型的去耦電容為0.1uf的去耦電容有5nH分布電感，它的并行共振頻率大約在7MHz左右，也就是說(shuō)對于10MHz以下的噪聲有較好的去耦作用，對 40MHz以上的噪聲幾乎不起作用。

1uf，10uf電容，并行共振頻率在20MHz以上，去除高頻率噪聲的效果要好一些。在電源進(jìn)入印刷板的地方和一個(gè)1uf或10uf的去高頻電容往往是有利的，即使是用電池供電的系統也需要這種電容。每10片左右的集成電路要加一片充放電電容，或稱(chēng)為蓄放電容，電容大小可選10uf。最好不用電解電容，電解電容是兩層溥膜卷起來(lái)的，這種卷起來(lái)的結構在高頻時(shí)表現為電感，最好使用膽電容或聚碳酸醞電容。

去耦電容值的選取并不嚴格，可按C=1/f計算；即10MHz取0.1uf，對微控制器構成的系統，取0.1~0.01uf之間都可以。

3、 降低噪聲與電磁干擾的一些經(jīng)驗。

(1) 能用低速芯片就不用高速的，高速芯片用在關(guān)鍵地方。

(2) 可用串一個(gè)電阻的辦法，降低控制電路上下沿跳變速率。

(3) 盡量為繼電器等提供某種形式的阻尼。

(4) 使用滿(mǎn)足系統要求的最低頻率時(shí)鐘。

(5) 時(shí)鐘產(chǎn)生器盡量靠近到用該時(shí)鐘的器件。石英晶體振蕩器外殼要接地(6) 用地線(xiàn)將時(shí)鐘區圈起來(lái)，時(shí)鐘線(xiàn)盡量短。

（7）I/O驅動(dòng)電路盡量靠近印刷板邊，讓其盡快離開(kāi)印刷板。對進(jìn)入印制板的信號要加濾波，從高噪聲區來(lái)的信號也要加濾波，同時(shí)用串終端電阻的辦法，減小信號反射。