技術(shù)：CMOS集成電路電阻的應用分析

　　目前，在設計中使用的主要有3種電阻器：多晶硅、MOS管以及電容電阻。在設計中，要根據需要靈活運用這3種電阻，使芯片的設計達到最優(yōu)。

　　1CMOS集成電路的性能及特點(diǎn)

　　1.1功耗低CMOS集成電路采用場(chǎng)效應管，且都是互補結構，工作時(shí)兩個(gè)串聯(lián)的場(chǎng)效應管總是處于一個(gè)管導通，另一個(gè)管截止的狀態(tài)，電路靜態(tài)功耗理論上為零。實(shí)際上，由于存在漏電流，CMOS電路尚有微量靜態(tài)功耗。單個(gè)門(mén)電路的功耗典型值僅為20mW，動(dòng)態(tài)功耗(在1MHz工作頻率時(shí))也僅為幾mW。

　　1.2工作電壓范圍寬CMOS集成電路供電簡(jiǎn)單，供電電源體積小，基本上不需穩壓。國產(chǎn)CC4000系列的集成電路，可在3~18V電壓下正常工作。

　　1.3邏輯擺幅大CMOS集成電路的邏輯高電平“1”、邏輯低電平“0”分別接近于電源高電位VDD及電影低電位VSS。當VDD=15V，VSS=0V時(shí)，輸出邏輯擺幅近似15V。因此，CMOS集成電路的電壓電壓利用系數在各類(lèi)集成電路中指標是較高的。

　　1.4抗干擾能力強CMOS集成電路的電壓噪聲容限的典型值為電源電壓的45%，保證值為電源電壓的30%。隨著(zhù)電源電壓的增加，噪聲容限電壓的絕對值將成比例增加。對于VDD=15V的供電電壓(當VSS=0V時(shí))，電路將有7V左右的噪聲容限。

　　1.5輸入阻抗高CMOS集成電路的輸入端一般都是由保護二極管和串聯(lián)電阻構成的保護網(wǎng)絡(luò )，故比一般場(chǎng)效應管的輸入電阻稍小，但在正常工作電壓范圍內，這些保護二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些二極管的泄露電流，通常情況下，等效輸入阻抗高達103~1011Ω，因此CMOS集成電路幾乎不消耗驅動(dòng)電路的功率。

　　1.6溫度穩定性能好由于CMOS集成電路的功耗很低，內部發(fā)熱量少，而且，CMOS電路線(xiàn)路結構和電氣參數都具有對稱(chēng)性，在溫度環(huán)境發(fā)生變化時(shí)，某些參數能起到自動(dòng)補償作用，因而CMOS集成電路的溫度特性非常好。一般陶瓷金屬封裝的電路，工作溫度為-55~+125℃;塑料封裝的電路工作溫度范圍為-45~+85℃。

　　1.7扇出能力強扇出能力是用電路輸出端所能帶動(dòng)的輸入端數來(lái)表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制，但是，當CMOS集成電路用來(lái)驅動(dòng)同類(lèi)型，如不考慮速度，一般可以驅動(dòng)50個(gè)以上的輸入端。

　　2CMOS集成電路電阻的應用

　　2.1多晶硅電阻集成電路中的單片電阻器距離理想電阻都比較遠，在標準的MOS工藝中，最理想的無(wú)源電阻器是多晶硅條。

　　式中：ρ為電阻率;t為薄板厚度;R□=(ρ/t)為薄層電阻率，單位為Ω/□;L/W為長(cháng)寬比。由于常用的薄層電阻很小，通常多晶硅最大的電阻率為100Ω/□，而設計規則又確定了多晶硅條寬度的最小值，因此高值的電阻需要很大的尺寸，由于芯片面積的限制，實(shí)際上是很難實(shí)現的。當然也可以用擴散條來(lái)做薄層電阻，但是由于工藝的不穩定性，通常很容易受溫度和電壓的影響，很難精確控制其絕對數值。寄生效果也十分明顯。無(wú)論多晶硅還是擴散層，他們的電阻的變化范圍都很大，與注入材料中的雜質(zhì)濃度有關(guān)。不容易計算準確值。由于上述原因，在集成電路中經(jīng)常使用有源電阻器。

　　2MOS管電阻

　　MOS管為三端器件，適當連接這三個(gè)端，MOS管就變成兩端的有源電阻。這種電阻器主要原理是利用晶體管在一定偏置下的等效電阻?？梢源娑嗑Ч杌驍U散電阻，以提供直流電壓降，或在小范圍內呈線(xiàn)性的小信號交流電阻。在大多數的情況下，獲得小信號電阻所需要的面積比直線(xiàn)性重要得多。一個(gè)MOS器件就是一個(gè)模擬電阻，與等價(jià)的多晶硅或跨三電阻相比，其尺寸要小得多。簡(jiǎn)單地把n溝道或p溝道增強性MOS管的柵極接到漏極上就得到了類(lèi)似MOS晶體管的有源電阻。對于n溝道器件，應該盡可能地把源極接到最負的電源電壓上，這樣可以消除襯底的影響。同樣p溝道器件源極應該接到最正的電源電壓上。此時(shí)，VGS=VDS，如圖1(a)，(b)所示。圖1(a)的MOS晶體管偏置在線(xiàn)性區工作，圖2所示為有源電阻跨導曲線(xiàn)ID-VGS的大信號特性。這一曲線(xiàn)對n溝道、p溝道增強型器件都適用?？梢钥闯?，電阻為非線(xiàn)性的。但是在實(shí)際中，由于信號擺動(dòng)的幅度很小，所以實(shí)際上這種電阻可以很好地工作。其中：K′=μ0C0X?？梢钥闯?，如果VDS(VGS-VT)，則ID與VDS之間關(guān)系為直線(xiàn)性(假定VGS與VDS無(wú)關(guān)，由此產(chǎn)生一個(gè)等效電阻R=KL/W，K=1/[μ0C0X(VGS-VT)]，μ0為載流子的表面遷移率，C0X為柵溝電容密度;K值通常在1000～3000Ω/□。實(shí)驗證明，在VDS0.5(VGS-VT)時(shí)，近似情況是十分良好的。圖1(c)，(d)雖然可以改進(jìn)電阻率的線(xiàn)性，但是犧牲了面積增加了復雜度。

　　在設計中有時(shí)要用到交流電阻，這時(shí)其直流電流應為零。圖1所示的有源電阻不能滿(mǎn)足此條件，因為這時(shí)要求其阻值為無(wú)窮大。顯然這是不可能的。這時(shí)可以利用MOS管的開(kāi)關(guān)特性來(lái)實(shí)現。

　　3電容電阻

　　交流電阻還可以采用開(kāi)關(guān)和電容器來(lái)實(shí)現。經(jīng)驗表明，如果時(shí)鐘頻率足夠高，開(kāi)關(guān)和電容的組合就可以當作電阻來(lái)使用。其阻值取決于時(shí)鐘頻率和電容值。

　　在特定的條件下，按照采樣系統理論，在周期內的變化可忽略不計。

　　其中，fc=1/T是信號Φ1和Φ2的頻率。這種方法可以在面積很小的硅片上得到很大的電阻。例如，設電容器為多晶硅多晶硅型，時(shí)鐘頻率100kHz，要求實(shí)現1MΩ的電阻，求其面積。根據式(3)可知電容為10pF。假設單位面積的電容為0.2pF/mil2，則面積為50mil2。如果用多晶硅，取最大可能值100Ω，并取其最小寬度，那么需要900mil2。當然在開(kāi)關(guān)電容電阻中除了電容面積外還需要兩個(gè)面積極小的MOS管做開(kāi)關(guān)?？梢钥闯?，電容電阻比多晶硅電阻的面積少了很多。而在集成電路設計中這是十分重要的。

　　有效的RC時(shí)間常數就與電容之比成正比，從而可以用電容和開(kāi)關(guān)電容電阻準確的實(shí)現電路中要求的時(shí)間常數;而使用有源器件的電阻，可以使電阻尺寸最小。多晶硅電阻則是最簡(jiǎn)單的。在設計中要靈活運用這三種不同的方式。