PSoC 5LP：帶CPLD的可靠ARM嵌入式處理器

　　您是不是需要復雜可編程邏輯器件(CPLD)但又不愿放棄固件?或者說(shuō)您希望最好在單個(gè)芯片中同時(shí)集成微控制器和CPLD?PSoC^® 5LP是賽普拉斯半導體公司的最新片上可編程系統，當它用作CPU時(shí)，它就是一款32位的67 MHz ARM Cortex-M3處理器，而用作CPLD時(shí)，其可編程邏輯提供的基于LUT的FPGA門(mén)，相當于20,000多個(gè)門(mén)。

　　高效數字架構

　　PSoC 5LP(此后簡(jiǎn)稱(chēng)為“PSoC”)以通用數字模塊(UDB)形式提供面積效率極高的可編程邏輯(如圖1所示)。UDB包含2個(gè)PLD、1個(gè)控制邏輯和1條帶有數據邏輯單元的(ALU)的數據路徑，每個(gè)模塊都是獨立而互聯(lián)的。這種架構說(shuō)明，任何數字功能都是由結構化邏輯(理想適用于數據路徑)和隨機邏輯(理想適用于PLD)組合實(shí)現的。

　　· PLD模塊是把12個(gè)輸入饋送給到8個(gè)乘積項的陣列，其輸出提供給功能齊全的宏單元。
　　· 狀態(tài)和控制邏輯提供UDB和CPU之間的無(wú)縫接口。
　　· 數據路徑是PSoC的重要組成部分，這是一個(gè)針對通信和控制操作(如SPI或PWM所需要的)優(yōu)化的8狀態(tài)微微處理器。比較某些常見(jiàn)功能的UDB資源使用和傳統CPLD/FPGA資源使用情況，保守估計每條數據路徑的等效門(mén)為700多個(gè)。
　　· 無(wú)限互聯(lián)：靈活路由對CPLD至關(guān)重要，UDB正好可實(shí)現這一點(diǎn)。UDB子模塊可鏈接或路由到外設，特別是UDB的任何信號輸出都能路由到任何GPIO?？赡艿穆酚山M合極其豐富。

　　一個(gè)PSoC有多達24個(gè)UDB，因此有大量的可編程邏輯可供您使用。舉例來(lái)說(shuō)，您可讓PSoC UDB支持24個(gè)8位PWM或8個(gè)簡(jiǎn)單UART，同時(shí)仍能支持更多邏輯。當然，UDB具有可重配置這一事實(shí)特性可讓您根據自己的需求正確配置數字功能的類(lèi)型和數量。

　　選擇模式

　　PSoC的主要組件就是PSoC CreatorTM，這是一款免費的集成設計環(huán)境(IDE)，能幫助您按照自己所想的方式開(kāi)展設計。

　　任何數字設計都遵循如圖2所示的步驟，一步步完成從要求到產(chǎn)品的過(guò)程。一旦明確了項目要求，就能在PSoC Creator中完成所有其它設計工作。

　　1. 基于組件的設計：如果您是一名固件工程師，在數字設計方面是新手，那么PSoC Creator能幫助您用熟悉的面向對象設計的方法創(chuàng )建出強大的數字設計。您可以將預先構建的、經(jīng)過(guò)測試的“虛擬芯片”或組件拖放到設計中，創(chuàng )建SPI Master接口或開(kāi)關(guān)去除抖動(dòng)器再簡(jiǎn)單不過(guò)。此外，您還可采用經(jīng)預先測試的穩健可靠的API通過(guò)C語(yǔ)言代碼控制這些組件。一旦完成設計，PSoC Creator就能在PSoC上進(jìn)行優(yōu)化構建和編程。

　　2. 基于Verilog的設計：如果您更適應Verilog等硬件描述語(yǔ)言(HDL)的CPLD傳統設計，那么PSoC Creator也能滿(mǎn)足您的需求。您可編寫(xiě)全新的Verilog代碼，將現有設計移植到PSoC UDB中，也可在設計中實(shí)例化預先構建的PSoC組件。一旦完成設計，就可讓PSoC Creator進(jìn)行綜合，讓項目對應于硬件，此外也可手動(dòng)操作綜合器。