DAB接收機的樣機設計

與現行廣播相比，數字音頻廣播（Digital Audio Broadcasting，簡(jiǎn)稱(chēng)DAB）這種新的傳輸系統憑借其諸多優(yōu)點(diǎn)而引起了國際通信行業(yè)的矚目，并獲得了迅速的發(fā)展。我國廣播電影電視行業(yè)標準《30～3000MHz地面數字音頻廣播系統技術(shù)規范》自2006年6月1日起實(shí)施。 該標準是DAB標準，適用于移動(dòng)和固定接收機傳送高質(zhì)量數字音頻節目和數據業(yè)務(wù)。

由于手機電視將為2008北京奧運提供服務(wù)，國內多家單位已積極致力于DAB的研制開(kāi)發(fā)。本文將介紹DAB接收機的樣機設計。

系統的性能要求

歐洲DAB系統規定了4種模式，本設計采用的是第1種模式，具體參數如表1所示。其中，L表示一幀的符號數，K表示每個(gè)符號的子載波個(gè)數，T_F表示一幀的持續時(shí)間，T_NULL表示空符號持續時(shí)間，T_s表示每個(gè)符號的持續時(shí)間，T_u表示有效符號的持續時(shí)間，Δ表示保護間隔的持續時(shí)間。

表1  第1種DAB傳輸模式的具體參數

采用這一模式的設計要求為：帶寬1.536MHz，載波頻率174～240MHz，誤碼率不超過(guò)10-4。

方案原理及設計思路

1 方案原理框圖

DAB接收機原理框圖如圖1所示。DAB接收機將從天線(xiàn)接收到的信號經(jīng)過(guò)高頻頭轉為中頻模擬信號，放大后進(jìn)行A/D變換，得到數字信號。其中A/D采樣時(shí)鐘受晶振VCXO的控制，采樣時(shí)鐘偏移由采樣時(shí)鐘同步部分估計得到。A/D轉換后的數據一路做AGC檢測去控制高頻頭的輸出，另一路經(jīng)過(guò)R/C變換成FFT所需要的兩路實(shí)虛部數據信號。時(shí)間同步部分估計得到一個(gè)時(shí)域符號的同步頭，并粗略地估計由于收發(fā)頻率不一致而引起的頻偏。經(jīng)過(guò)FFT變換后，頻率同步單元定出FFT的窗口位置，校正帶有頻偏的數據。校正后的數據經(jīng)過(guò)信道估計，得到當前實(shí)時(shí)的信道響應，經(jīng)過(guò)信道均衡處理以消除信道多徑衰落的影響，然后再經(jīng)過(guò)解映射軟判決譯碼和解擾，然后將音頻信號送入信道解碼器解碼，接著(zhù)進(jìn)行信源解碼和音頻綜合，最后經(jīng)D/A還原成模擬音頻?

圖1  接收機原理框圖

2 方案的設計思路

DAB接收機主要由數字下變頻、同步、OFDM解調和Viterbi譯碼四大部分構成。

數字下變頻就是把ADC輸出的中頻數字信號變?yōu)閿底只鶐盘?，也就是在數字上?shí)現頻譜的下搬移，主要包括希爾伯特變換、頻譜下搬移及降采樣等。

同步部分按功能包括符號定時(shí)同步、載波頻率同步和采樣時(shí)鐘頻率同步，以FFT為界可以分為時(shí)域同步和頻域同步兩部分。

OFDM解調包括FFT和差分解調等，經(jīng)FFT和差分解調后的數據再經(jīng)過(guò)頻域解交織后進(jìn)行QPSK解映射及量化，送給后續Viterbi譯碼器進(jìn)行軟判決譯碼。

對OFDM解調送來(lái)的數據提取快速信息信道（FIC）數據進(jìn)行解收縮、Viterbi譯碼、解擾，得到復合結構信息（MCI），再利用MCI對主業(yè)務(wù)信道（MSC）數據進(jìn)行譯碼。

DAB接收機硬件電路設計

1 方案結構框圖

根據對DAB接收機組成部分的分析，本次設計采用FPGA+DSP的設計方案，DAB接收機完整的結構框圖如圖2所示。DAB信號從天線(xiàn)接收后進(jìn)入高頻頭部分，選出所需的頻率塊，然后將選出的高頻信號送入混頻器，變?yōu)橹行念l率為38.912MHz、帶寬為1.536 MHz的中頻信號，中頻信號濾掉無(wú)用的頻譜部分后再經(jīng)頻率變換和濾波，變?yōu)橹行念l率為2.048 MHz、帶寬為1.536MHz的基帶信號。然后進(jìn)入ADC，采樣速率為8.192MHz，轉換成數字信號后進(jìn)入FPGA。FPGA完成并串轉換，同步和解調， 以及VCXO所需的控制電路等。處理后的數據進(jìn)入DSP，DSP外部時(shí)鐘為24.5MHz，所以DSP可進(jìn)行4倍頻，工作于100MHz。DSP中完成解交織、Viterbi譯碼、解擾以及音頻解碼，最后數據被送入DAC，恢復出原始模擬信號，送入喇叭即可收聽(tīng)。

圖2  接收機的結構框圖

2 器件的選型

器件的選型要求在滿(mǎn)足系統需求的情況下力爭使成本最低，功耗最小，設計方便且易于調試，所以要全面兼顧芯片的運算速度、價(jià)格、硬件資源、運算精度、功耗以及芯片的封裝形式、質(zhì)量標準、供貨情況和生命周期等。綜合考慮以上幾方面因素，本次設計中ADC選用TLV5535，DAC選用AKM4352，FPGA選用EP1S40，DSP選用TMS320VC5510。

TLV5535是一款性能優(yōu)良的8位ADC，具有35MSPS的采樣速率，3.3V單電源供電，典型功耗只有90mW，模擬輸入帶寬達600MHz，很適合本設計。AKM4352是非常適合便攜式音頻設備的DAC，帶寬20kHz，采樣速率8～50kHz，工作電壓為1.8～3.6V，通帶波動(dòng)只有