基于0．5 μm BCD工藝的欠壓鎖存電路設計

晶體管Q1和Q2，電阻R1，R2利用了帶隙基準原理組成的比較器，有些文獻也把這種比較器稱(chēng)為帶隙基準比較器。文獻[4]給出了類(lèi)似的電路拓撲結構，但是對于電路具體工作原理沒(méi)有做出詳細的解釋。MOS管M2，M3為其提供有源負載，M1，M2，M3，M4，M5，M6組成鏡像管，R3，R4，R5，R6和M9組成電阻分壓網(wǎng)絡(luò )，其中M9管的作用下面會(huì )詳細介紹，R7，M7；R8，M8組成兩級反相器，Vaa是由Vcc通過(guò)穩壓二極管產(chǎn)生。
取晶體管Q1的發(fā)射區面積是Q2的6倍，那么兩個(gè)晶體管的跨導關(guān)系是：

由于電阻R1，R2的射極反饋作用，所以晶體管Q1，Q2的等效跨導分別是：

一般情況下gm2R1》1，所以Gm1Gm2。于是，當芯片的電源電壓Vcc波動(dòng)時(shí)，晶體管Q1的集電極電流IC1比晶體管Q2的集電極電流IC2變化量要小。正是基于這種集電極電流變化量的快慢，帶隙基準比較器以IC1為參考端來(lái)比較IC1和IC2大小。首先當VCC由低壓逐步上升時(shí)分以下三種情況：
(1)當Vcc比正常供電低的情況下，由于Q1的等效跨導較Q2的跨導小，流過(guò)Q2的電流IC2比流過(guò)Q1的電流IC1小。如果M1，M2，M3，M4，M5，M6都處在飽和區，那么通過(guò)電流鏡M1，M2，M5，M6鏡像到M6管的漏電流ID6比通過(guò)電流鏡M3，M4鏡像到M4的漏電流ID4(ID4和ID6均指的是大小而不包含方向)大，這在同一條直流通路下是不可能的，這就驅使M6進(jìn)入線(xiàn)形區，以保持和M4的漏電流相等。這樣帶隙基準比較器的輸出X點(diǎn)為低電位，經(jīng)反向后UVLO輸出高電位從而關(guān)閉基準電源和鎖存整個(gè)芯片。應當注意的是此時(shí)M9管處于導通狀態(tài)。
(2)當VCC繼續上升到接近Von時(shí)，流過(guò)Q1和Q2集電極電流近似相等，即IC1△IC2，那么這時(shí)所有鏡像對管都處于飽和區且電流相等。由于PMOS導通電阻比NMOS導通電阻大2～3倍，選擇Vaa=5 V。則X點(diǎn)電位大于M7的閾值電壓，M7管導通且首先工作在飽和區，選擇M7，M8管的寬長(cháng)比相等，R7=R8，此時(shí)：

只要適當選擇M7，M8管的寬長(cháng)比和電阻R7，R8的大小，就能使得UVLO仍然輸出高電平，從而達到關(guān)斷基準電源和鎖存整個(gè)芯片的目的。
(3)當VCC上升到大于Von時(shí)，由于Q2比Q1的跨導大，所以，IC2迅速超過(guò)IC。假設帶隙基準比較器中各個(gè)鏡像對管都處于飽和區，則同第二節(1)中的分析。同一直流通路上的電流ID6較ID4小，這是不可能的，所以這會(huì )驅使M4管進(jìn)入線(xiàn)形區。這樣，帶隙基準比較器輸出X點(diǎn)電位上升到高電平，經(jīng)反相器反向后使得M9管關(guān)閉。A點(diǎn)電位進(jìn)一步被拉升，從而確保UVLO輸出為低電平，使得芯片正常工作。正是由于鏡像對管對流過(guò)它們電流差異具有高度敏感性，所以這種UVLO電路反應速度很快。當VCC由高壓慢慢變低時(shí)，同樣也有三種情況：
①當VCCVoff時(shí)，同上一情況中的(3)，IC1IC2，M4工作在線(xiàn)形區，M9工作在截止區，UVLO輸出為低電平。
②當VCC下降到接近Voff時(shí)，類(lèi)似于前面提到的(2)，這時(shí)IC1△IC2，帶隙基準比較器中的各個(gè)鏡像管都工作在飽和區，X點(diǎn)的電位同樣可以驅動(dòng)M7管導通，且使其首先進(jìn)入在線(xiàn)性區(注意同前面提到的(2)的區別)，M9管關(guān)閉，UVLO輸出仍為低電壓。
③當VCC下降到Voff時(shí)，IC1>IC2，M6進(jìn)入線(xiàn)性區，X點(diǎn)電位被拉低，經(jīng)過(guò)反向器作用，M9管導通，此時(shí)進(jìn)一步達到低壓鎖存的效果。應當注意的是此時(shí)的Von≠Voff。
從上面的分析可知，當晶體管Q1和Q2的集電極電流相等時(shí)，帶隙基準比較器各個(gè)鏡像對管都工作在飽和區，此時(shí)A的電壓大小非常關(guān)鍵。設此時(shí)A點(diǎn)電壓為VREF，Q1，Q2集電極電流為：

對于雙極晶體管的基極發(fā)射極電壓，有以下關(guān)系：

而IS∝SE，其中，是晶體管發(fā)射極面積。由于Q1的發(fā)射極面積是Q2的6倍，所以，式中：

由于VBE具有負的溫度系數，而VT具有正的溫度系數，只要適當選擇電阻R1、R2的比值，就可以實(shí)現幾乎零溫度系數的帶隙電壓?，F在再分別計算Von和Voff。
由上面分析可知，當電源電壓VCC升高到尚未達到UVLO的開(kāi)啟電壓Von時(shí)，UVLO輸出高電平，且M9處于導通狀態(tài)(忽略其導通電阻)，此時(shí)A點(diǎn)電壓為：

只有VA>VREF時(shí)，UVLO的電平才會(huì )翻轉，這樣就得到了開(kāi)啟電壓的門(mén)限值Von，

一旦VCC>Von，M9管關(guān)閉，這時(shí)A點(diǎn)電壓：

大于VREF，使得UVLO更穩定地輸出低電平。同理，可以得出UVLO的關(guān)閉電壓值Voff:

那么UVLO的滯回區間為：