基于絕熱邏輯的低功耗乘法器電路設計

2．2 仿真結果
在PSpice環(huán)境下，分別仿真了用靜態(tài)CMOS電路和單相能量回收電路構成的兩位乘法器電路(見(jiàn)圖5和圖6)，圖中只顯示了輸出4位積的低2位P1P0，其中輸入信號A1A0，B1B0波形見(jiàn)圖6。其他參數如下：采用CMOS 1．2μm技術(shù)，正弦波峰峰值為2．5 V，直流電壓VDD為2．5 V，并假設乘法器的輸出端接負載電容為O．1 fF。

從圖中可見(jiàn)，用靜態(tài)CMOS電路構成的乘法器輸出比較穩定，輸出等于0或VDD，功率消耗為1．51×10-7W。而用單相能量回收電路構成的二位乘法器的輸出不夠穩定，對噪聲信號較為敏感，但是并不影響輸出邏輯，功率消耗減小為1．17×10-7W。從節能的角度來(lái)看，單相能量回收電路性能更好。

3 結語(yǔ)
本文首先介紹了單相能量回收反相器電路，詳細討論電路的工作原理，同時(shí)用PSpice工具仿真了基于靜態(tài)CMOS電路和單相能量回收電路構成的兩位乘法器電路。仿真結果表明本文介紹的單相能量回收電路能夠極大地降低電路功耗。今后的工作還應繼續優(yōu)化電路結構，穩定電路的輸出狀態(tài)，增強電路的抗干擾能力。