不同電源供電的電路橋接的有效方法

隨著(zhù)晶體管變得越來(lái)越小，工作電壓也越來(lái)越低。在過(guò)去的嵌入式系統中應用最普遍的就是5V電源。但典型嵌入式系統中的大多數元器件也轉而采用更低的電源電壓，以充分利用行業(yè)最新趨勢帶來(lái)的好處。另一方面，系統中的某些元器件需要更長(cháng)的時(shí)間才能完成轉變。因此，在轉變過(guò)程中，系統中的某些元器件可能需要不同的供電電壓(如，在3.3V系統中存在5V器件，反之亦然)。這給嵌入式設計人員帶來(lái)了一些設計方面的挑戰。一種解決方案是采用邏輯電平轉換器，但采用電平轉換器并非成本效益最高的解決方案。本文將討論3.3V單片機(MCU)與5V外設接口的一些低成本設計思路。

如果要將5V設計轉為3.3V，第一件事就是尋求電源為3.3V但其他性能相同的單片機。大多數情況下，都能找到支持3.3V電壓的同等器件。而且，基本上，3.3V器件的成本與之持平，甚至更低。如果找不到可運行在3.3V條件下的替代器件，那么就必須采用雙電源了。本文的重點(diǎn)就是討論采用雙電源供電的設計。

對于5V和3V器件共存的設計，首先必須理解邏輯電平和輸入/輸出結構。對于輸入，需要考慮VIH(保證被檢測為高輸入的電壓)和VIL(保證被檢測為低輸入的電壓)。將3.3V系統連接到5V器件時(shí)，VIH 通常會(huì )比VIL帶來(lái)更大的問(wèn)題。當然，這并不是說(shuō)可以忽略VIL 參數。驅動(dòng)器件必須輸出高于接收器件VIH(min)值的電壓才能保證正確的邏輯檢測。但是，如果電壓太高也不好。

幾乎所有CMOS器件在所有I/O引腳都采用了某種形式的ESD保護。實(shí)現ESD保護最常見(jiàn)的方法是采用箝位二極管將這些引腳連接到Vdd 和 Vss。這通常意味著(zhù)最大輸入電壓為Vdd +0.3V，最小輸入電壓為Vss - 0.3V。如果電壓超出這一范圍，保護二極管就會(huì )導通。如果輸入端沒(méi)有串聯(lián)電阻，就會(huì )導致這些二極管通過(guò)極大電流，并有可能造成器件鎖死。這肯定不是所希望發(fā)生的。如果電壓足夠高(如3.3V系統中的5V輸入)，那么串聯(lián)電阻必須非常大才能保證箝位電流處于安全范圍內。如果電阻足夠大，那么由于引腳電容和PCB布線(xiàn)而引起的低輸入容抗可能就會(huì )變得重要起來(lái)。RC時(shí)間常數會(huì )導致信號延遲。許多生產(chǎn)商都建議不要使用箝位二極管實(shí)現ESD保護。因此，采用串聯(lián)電阻并非將5V信號饋送到3.3V器件的最好方法。

讓我們看一下標準CMOS器件的邏輯電平，大多數器件的VIH (min)都是0.7 Vdd或 0.8 Vdd。而 VIL(max) 大致在0.2 Vdd或0.3 Vdd。對于5V邏輯，對應的VIH 為 3.5V或4.0V，VIL(max) 為1.0V或1.5V。在低負載時(shí)，大多數CMOS器件的輸出都接近于電源電壓(0.1 或 0.2V)。隨著(zhù)負載電流增加，VOH 會(huì )變低。此時(shí)，確定VOH必須要考慮負載電流。




與串聯(lián)輸入電阻相比，更好的方法是采用電阻分壓器將5V信號轉換到3.3V輸入范圍內(見(jiàn)圖2)。電阻值的選擇必須考慮到所有公差。計算時(shí)可參考下面的公式：

R2/(R1 + R2)×VOH (min)＞VIH(min) (輸入電壓為標稱(chēng)值5 V與最大負公差之和)
R2/(R1 + R2)×VOH (max)

在上述計算過(guò)程中還應當考慮到電阻值本身的公差。

另一種更簡(jiǎn)單的解決方案是采用兼容TTL輸入的5V器件。TTL器件的VIH(min)是2.1V(Vdd為5V時(shí))。在大負載值條件下，大多數3.3V器件可以支持更高的VOH電平。此時(shí)，解決方案是將外設器件更換為兼容TTL輸入的同等器件。

應該很容易就可以發(fā)現帶有TTL輸入的類(lèi)似器件。表1給出了一些例子。




如果正在使用必須采用5V供電的標準數字邏輯系列器件，那么可以尋找支持TTL輸入的同等器件。(如，可使用74HCT 系列代替74HC 系列。)如果需要使用電平轉換器，那么可使用“HCT”或“VHCT”型的數字緩沖器。在大多數情況下，這一TTL輸入解決方案都比采用專(zhuān)用電平轉換器便宜。