低功耗10位100 MHz流水線(xiàn)A／D轉換器設計

3 性能結果與分析
本文利用運放共享技術(shù)設計了一個(gè)10位100 MHz的流水線(xiàn)ADC，該ADC的最前端是一個(gè)輸入帶寬很大的采樣保持電路，之后的8級MDAC輸出利用運放共享技術(shù)使用了4個(gè)運算放大器，產(chǎn)生16位數字輸出。最后一級為一個(gè)2位的FLASH模／數轉換器。最終產(chǎn)生的18位輸出經(jīng)延遲對準后輸入數字修正電路得到最后的10位數字編碼。
本設計采用的是TSMC 0．18μm，混合信號1P6MCMOS工藝模型，提供MIM(metal-insulator-metal)結構電容，采用電源電壓為1．8 V。使用Spectre進(jìn)行驗證。結果可得在100 MHz采樣頻率下，采用電容縮放技術(shù)后整個(gè)ADC電路的功耗為45 mW。
首先輸入一個(gè)緩變斜坡電壓進(jìn)入模／數轉換器，斜坡的變化時(shí)間和電路仿真時(shí)間必須保證ADC能夠每個(gè)周期輸出增加1位，也就是至少需要1 024個(gè)周期。圖7為輸入斜坡電壓后，得到的10個(gè)數字碼的輸出情況。緩變的斜坡電壓輸入會(huì )使得輸出每次按照遞變的順序變化，而從圖5～圖9中可以很明顯地看到任意相鄰的2個(gè)數字碼都是按照00-01-10-11的順序遞變。通過(guò)觀(guān)察所有的1 024個(gè)數字輸出碼，未發(fā)現任何誤碼和失碼的情況。

圖8所示為輸入信號為10 MHz(奈奎斯特頻率)，采樣頻率100 MHz，采樣點(diǎn)數為4 096時(shí)的數字輸出經(jīng)Matlab進(jìn)行傅里葉變換的頻譜結果輸出，由圖可知，SNDR=58．4 dB，SFDR=79．6 dB，此時(shí)ENOB=9．5位。

圖9所示為采樣頻率100MHz時(shí)SINAD隨輸入信號頻率的變化曲線(xiàn)?？梢?jiàn)，在整個(gè)奈奎斯特頻率內，電路均能達到9位以上的有效精度。ADC各項性能參數如表2所示。

4 結語(yǔ)
本文設計了一個(gè)10位100 MHz的低功耗流水線(xiàn)ADC電路。該ADC采用了相鄰兩級共用一個(gè)運放的運放共享技術(shù)和逐級電容縮減技術(shù)來(lái)減小功耗和面積。在輸入頻率達到奈奎斯特頻率范圍內，整個(gè)ADC的有效位數始終高于9位。在100 MHz采樣頻率下，電路的功耗僅為45 mW。