一種抗SEU存儲器電路的FPGA設計

對于圖2所示的內存配置方案，當系統工作在TMR模式時(shí)，所有的片選信號都被相同的信號驅動(dòng)，這樣就構成了TMR需要的3個(gè)16位內存空間；而當系統工作在漢明碼模式時(shí)，它們則ah、al、bh為一組，bl、ch、cl為另一組，并分別被相同的片選信號驅動(dòng)，從而構成了兩個(gè)獨立的(16+8)位的內存空間。本設計采用了3片128 K×16bit的SRAM，如果設置每片SRAM的低4K×16bit空間工作在TMR模式，則從圖中可以看出，該SRAM芯片組中還有兩個(gè)124 K×(16+8) bit的空間可以工作于擴展漢明碼模式。

3 電路設計
基于上述內存配置方案，本文設計了如圖3所示的抗SEU存儲器電路。該電路包含了4個(gè)功能模塊。

3．1 TMR模塊
在TMR工作模式下可完成數據的寫(xiě)入操作和讀取操作中的冗余判決。如果在讀取過(guò)程中發(fā)現有一片RAM中的數據與其它三片不同，則對該片RAM進(jìn)行正確數據的回寫(xiě)；如果發(fā)現三片RAM中的數據都不相同，則產(chǎn)生中斷信號。
3．2 擴展漢明碼模塊
在擴展漢明碼工作模式下，當寫(xiě)入數據時(shí)，則對其進(jìn)行編碼；當讀取數據時(shí)，則對其進(jìn)行相應的解碼，并判斷數據是否出錯。如果一位錯則自動(dòng)回寫(xiě)正確值，如果兩位以上的錯誤，則產(chǎn)生中斷信號。
3．3 模式選擇模塊
在該模塊內部設置有一個(gè)32位的模式配置寄存器。通過(guò)給模式配置寄存器的低18位進(jìn)行預先置數，可以設置檢錯糾錯電路的工作模式，同時(shí)也就設置了RAM的內存配置情況。根據CPU的不同應用要求，模式控制模塊可以讓檢錯糾錯電路在擴展漢明碼方式與TMR方式二者之間進(jìn)行靈活的切換。
3．4 控制邏輯模塊
該電路模塊可根據電路所處的檢錯糾錯模式來(lái)控制相應的讀寫(xiě)信號和內存片選信號，以便正確訪(fǎng)問(wèn)RAM內容。

4 FPGA的編程與實(shí)現
接下來(lái)對每個(gè)模塊在設計過(guò)程的具體考慮進(jìn)行重點(diǎn)介紹。
4．1 TMR模塊
對于TMR模塊的設計較為簡(jiǎn)單。需要特別指出的是，考慮到對電路有效性的驗證，在寫(xiě)通道上另外添加了錯誤注入模塊。圖4所示是其設計框圖，圖中，ctrl_err為錯誤注入控制信號，當ctrl_err為0時(shí)，表示不注入錯誤；當ctrl_err為1時(shí)，表示注入錯誤。這樣可以通過(guò)對ct-rl_err信號的控制來(lái)實(shí)現對SEU效應的模擬。add_err[7．．0]為注錯數據信號。將add_err的低四位用0000～1111表示，可用于表示給數據添加錯誤的位置，它的高四位甩XX01～XX11表示，則可分別表示要給RAM組中的某個(gè)RAM添加錯誤。

4．2 擴展漢明碼模塊
擴展漢明碼模塊的設計主要包括編碼模塊、伴隨式生成模塊以及差錯校驗模塊等。編碼模塊可使用式(1)進(jìn)行編碼，可生成r個(gè)校驗位。并將它們依次添加到碼元序列的第2i-1(其中i=0，…，r-1)個(gè)位置上。伴隨式生成模塊使用式(2)進(jìn)行解碼，可對應生成校驗子S。差錯控制模塊可根據生成的校驗子S來(lái)判斷數據是否出錯，以及出錯的位數，并用sef與def表示。如果數據沒(méi)有出現錯誤，則直接送出；如果數據中有一位出現錯誤，則對其進(jìn)行回寫(xiě)，同時(shí)將修正的數據送出；如果兩位出現錯誤，則輸出中斷信號int。