遙測艙信號源的設計與實(shí)現
加入技術(shù)交流群
3 設計與實(shí)現
3．1 串行圖像數據
整幀傳輸時(shí)間為10 ms(包括幀頭和所有有效數據位)；在每幀數據開(kāi)始發(fā)送時(shí)，先發(fā)送兩個(gè)幀頭校驗字FAF3EB90，其中每個(gè)字寬度不大于200 ns(校驗字每幀發(fā)送一次，所以每組校驗字之間間距為10 ms)，然后再發(fā)送16 384(128行，128列)個(gè)字的原始圖像數據，每個(gè)數據字寬度同樣不大于200 ns，字的內容為0000～4000循環(huán)發(fā)送；原始圖像數據發(fā)送完畢后，還需發(fā)送256個(gè)字的數字量，前兩個(gè)字為校驗字050C146 F，202個(gè)字為有效數字量信息，字的內容為0100～0000循環(huán)發(fā)送，其余信息字填零。
信號時(shí)序圖見(jiàn)圖2。本文引用地址：http://dyxdggzs.com/article/179283.htm
YLVDSD：發(fā)送16位數據，傳送系統給圖像采集設備的所有數據，每個(gè)數據位寬度與時(shí)鐘的半個(gè)周期等寬；
YLVDSS：發(fā)送同步信號，每字同步，與首數據最高位同時(shí)發(fā)出，寬度為半個(gè)時(shí)鐘；
YLVDSC：時(shí)鐘信號，始終保持。
所有的數據以行時(shí)間為基準，即每62．5μs發(fā)送一組128個(gè)數據(以同步信號為基準計數)。共發(fā)送130行，其中正程128行發(fā)送圖像數據，逆程兩行發(fā)送信息字。
采用VHDL語(yǔ)言編寫(xiě)程序，使FPGA輸出固定時(shí)序的LVTTL電平的3路信號，經(jīng)過(guò)一片LVDS接口芯片后，轉為L(cháng)VDS信號。
LVDS接口芯片采用National Semiconductor公司的DS90C031，它是四路LVDS線(xiàn)驅動(dòng)器，單電源5 V供電。
3．2 并行數據
并行數據是以信息幀的形式沿字節多路轉換通道發(fā)送。信息更新周期為10 ms，每個(gè)更新周期傳送128個(gè)信息字。這些信息字分成2個(gè)子幀，每幀64個(gè)字，每5 ms發(fā)送一子幀。信息字為24位，包括8位地址、16位數據，這樣，并行數據的數字遙測信息速率為307．2 Kb／s。
并行數據的數字遙測信息字的結構如圖3所示。
評論