基于CPCI總線(xiàn)的PowerPC主處理板設計
加入技術(shù)交流群
2．2．2 L2 Cache
MPC7410處理器支持L2 Cache，內部集成了L2Cache接口控制器，提供L2 Cache接口的總線(xiàn)時(shí)序控制電路，通過(guò)處理器內部L2 Cache控制器可以訪(fǎng)問(wèn)Cache存儲器。主處理板上實(shí)現了總容量為2MByte的L2 Cache，數據寬度為72位，其中8位為校驗位，64位為數據位。
2．2．3 橋接器
橋接器PC107是為PowerPC專(zhuān)門(mén)設計的橋芯片／存儲器控制器，主要實(shí)現PowerPC到PCI的橋接功能，同時(shí)管理memory，可以運行在高達133MHz的處理器總線(xiàn)頻率。PC107提供其他嵌入式應用必需的功能：處理器總線(xiàn)接口、PCI總線(xiàn)接口、存儲器控制器、智能輸入／輸出信息控制器、I2C控制器、嵌入式可編程中斷控制器(EPIC)、雙通道集成DMA控制器、時(shí)鐘控制部分等。根據在電路中所起的作用不同，PC107的工作方式可分為host mode和agent mode兩種。在host mode模式中，由PC107管理存儲器和PCI總線(xiàn)部分，PowerPC為整個(gè)系統的主CPU。在agent mode模式中，PC107用于和PCI主橋通信，PowerPC作為一個(gè)PCI設備，受PCI主橋的管理。本設計中PC107的工作方式為host mode。
2．2．4 存儲器
主處理板上設計有SDRAM存儲器、系統FLASH存儲器、64位用戶(hù)FLASH存儲器和NVSRAM存儲器。其容量配置見(jiàn)表1。本文引用地址：http://dyxdggzs.com/article/178852.htm
2．2．4．1 SDRAM
在本設計中，SDRAM用于存放操作系統臨時(shí)數據以及應用程序的數據和代碼，為程序的運行和保存臨時(shí)文件提供空間。SDRAM的管理由me-mory控制器來(lái)實(shí)現。橋接器PC107提供了高速SDRAM控制器，數據寬度配置為64位。PC107的SDRAM接口特點(diǎn)：SDRAM器件必須與SDRAM的JEDEC規范兼容，32位和64位數據可選寬度，支持頁(yè)面式訪(fǎng)問(wèn)，支持8個(gè)物理bank，最大支持1GB的存儲大小。本設計中SDRAM的總容量為512MB，總線(xiàn)時(shí)鐘設計為100MHz。
由于SDRAM時(shí)鐘總線(xiàn)的頻率較高，為了提高模塊的抗干擾能力和電磁兼容性，在PCB布局布線(xiàn)，包括走線(xiàn)長(cháng)度、布線(xiàn)路徑、阻抗匹配、線(xiàn)長(cháng)線(xiàn)寬及間距等方面提出嚴格要求，并且在PCB制作前期通過(guò)仿真對信號完整性進(jìn)行分析，確保電路的可行性。
2．2．4．2 FLASH
本設計中FLASH分為系統FLASH和應用FLASH。系統FLASH地址分配在存儲空間的高端，用于系統的啟動(dòng)，系統FLASH上駐留BootRom引導程序、上電BIT測試程序、FLASH在板編程程序及操作系統。容量為4MB，8位數據寬度。應用FLASH用于儲存應用程序，總容量為256MB，64位數據寬度。
2. 2. 4．3 NVSRAM
NVRAM是非易失存儲器，用于存放系統重要信息，32kB存儲容量，8位數據寬度。
2．2．5 復位
主處理板硬件復位包括兩種：a．上電復位：外部電源5V電壓低于4．65V時(shí)，該主處理板處于復位狀態(tài)，外部電源5V電壓高于4.65V后，產(chǎn)生大于200ms復位，復位整個(gè)硬件，同時(shí)驅動(dòng)CPCI總線(xiàn)復位信號；b．手動(dòng)復位輸入：由外部手動(dòng)復位引起，復位整個(gè)硬件，同時(shí)驅動(dòng)CPCI總線(xiàn)復位信號。
2．2．6 看門(mén)狗
主處理板具有看門(mén)狗功能，當看門(mén)狗功能失效后，產(chǎn)生看門(mén)狗中斷，上電默認為禁止。在FPGA內部設置看門(mén)狗使能寄存器，可以通過(guò)軟件使能或禁止看門(mén)狗，看門(mén)狗定時(shí)器報警后產(chǎn)生中斷?？撮T(mén)狗定時(shí)周期由硬件設置。
2．2．7 FPGA
FPGA主要負責系統的復位、中斷管理和相關(guān)接口的時(shí)序和邏輯控制。本設計采用Xilinx的Virtex系列芯片，該系列FPGA片內含有豐富的寄存器／鎖存器、同步、異步置位／復位信號、鎖相環(huán)等。這款FPGA有30萬(wàn)門(mén)，260個(gè)IO管腳，滿(mǎn)足設計要求。使用FPGA的另一個(gè)顯著(zhù)優(yōu)點(diǎn)是可以不斷地完善程序，進(jìn)行實(shí)時(shí)在線(xiàn)編程。
2．2．8 定時(shí)器
PC107內部提供4路32位定時(shí)器，定時(shí)時(shí)鐘為PC107的輸入時(shí)鐘的1／8，精度±50ppm：時(shí)鐘中斷輸入到處理器。其中定時(shí)器1作為操作系統定時(shí)時(shí)鐘，其它3路定時(shí)器作為應用程序操作時(shí)鐘，可通過(guò)軟件對其進(jìn)行設置，最小定時(shí)周期為1ms。
評論