一種基于二階相位擾動(dòng)的DDS雜散抑制新方法

如圖3所示，兩個(gè)B位獨立同分布的隨機序列相加生成B+1位的擾動(dòng)序列，然后由B+1位的擾動(dòng)序列擾動(dòng)原始輸出φ(n)，這樣能獲得更好的雜散抑制效果。
對于二階相位擾動(dòng)，需要考慮量化噪聲的三階矩成分E{ε3(n)}，此時(shí)的輸出信號泰勒級數展開(kāi)式為

假設擾動(dòng)序列為在[0，△]上服從均勻分布的兩隨機序列之和，則擾動(dòng)序列的概率密度為

將滿(mǎn)足式(14)的擾動(dòng)序列加在相位序列上，并且截斷為W位，由此產(chǎn)生的總量化噪聲有3種情況

從式(17)可知，采用二階相位擾動(dòng)法，雜散分量的抑制可達每相位位18 dB，相比普通相位擾動(dòng)法性能有很大改善。

3 仿真驗證
利用嵌入到Matlab中的DSP Builder工具進(jìn)行仿真，具體的模型如圖4所示。仿真參數：時(shí)鐘頻率fc=1 MHz；頻率控制字K=485 952；相位累加器位數N=22；相位尋址位數W=4；ROM輸出位數L=20；取兩個(gè)獨立的24級18位輸出m序列之和作為擾動(dòng)序列。仿真結果送到Matlab的工作空間并進(jìn)行功率譜變換，從而驗證系統的設計。

圖5是將3種情況下的DDS系統仿真結果進(jìn)行歸一化功率譜變換得到的圖形。其中圖5(a)表示不加任何相位擾動(dòng)的系統輸出功率譜。圖5(b)表示加入一個(gè)24級18位輸出m序列作為擾動(dòng)序列后的系統輸出功率譜。圖5(c)表示取兩個(gè)24級18位輸出的m序列之和作為擾動(dòng)序列，這種情況下的系統輸出功率譜。從圖中可以看出，由于相位尋址位數為4，不加相位擾動(dòng)時(shí)的最大雜散為-24．2 dBc，普通相位擾動(dòng)時(shí)為-46．8 dBc，而二階相位擾動(dòng)時(shí)減小到-67．7 dBc，這和理論推導的-72 dBc有誤差，是因為在進(jìn)行FFT時(shí)點(diǎn)數限制的影響。從以上數據可以得出：使用二階相位擾動(dòng)法，DDS的雜散抑制性能得到較大地改善。

4 結束語(yǔ)
在研究基本相位擾動(dòng)法的基礎上，提出了一種新的二階相位擾動(dòng)法，該方法可使雜散分量的抑制達到每相位位18 dB。因此在同樣雜散精度的要求下，使用該方法的設計可以減少ROM尋址的位數，壓縮ROM的存儲空間，降低硬件的設計復雜度和產(chǎn)品成本。