一種緊湊型全橋DC-DC隔離電源設計
加入技術(shù)交流群
全橋DC-DC電源參數為：輸入+15 V；輸出+15 V、-10 V；輸出功率6 W；工作頻率360 kHz。要求額定負載下動(dòng)態(tài)特性、滿(mǎn)足：+15 V波動(dòng)+1 V；-10 V波動(dòng)-2V；工作頻率滿(mǎn)足5％的偏差容限。其中工作頻率由施密特觸發(fā)器CD40106參數及RC數值決定。具體參數為：R=2．2kΩ；C=748 pF；VDD=15 V；VT+=8．8 V；VT-=5．8 V。根據式(1)計算出振蕩頻率為748．792 kHz，因為設計中多諧振蕩器輸出對2路RC充放電，充電電容容量增大一倍，因此振蕩頻率為上述計算頻率的1／2，即374．396kHz。
1．2．1 原邊共用全橋控制的4路PWM信號產(chǎn)生
傳統的全橋DC-DC拓撲由4只相同的開(kāi)關(guān)管組成，需要2路互反的PWM控制信號，每路PWM信號驅動(dòng)對角的2只開(kāi)關(guān)管，2路PWM信號要求有死區，避免全橋直通。全橋拓撲的上橋臂驅動(dòng)必須隔離，否則無(wú)法完成正確驅動(dòng)，隔離電路一般采用光耦或磁性器件實(shí)現，電路復雜、體積大。設計采用2個(gè)電源變壓器原邊繞組共用一個(gè)全橋開(kāi)關(guān)，由于系統為+15 V單電源輸入，因此全橋開(kāi)關(guān)采用2片內含PMOS和NMOS的S14532ADY實(shí)現，此時(shí)PWM驅動(dòng)脈沖無(wú)需隔離，即不用將全橋的上下臂驅動(dòng)脈沖進(jìn)行隔離，使用振蕩電路的邏輯門(mén)進(jìn)行驅動(dòng)，簡(jiǎn)化了控制電路，同時(shí)該全橋開(kāi)關(guān)為小體積的SO-8封裝，實(shí)現了最小PCB設計。據此原理設計全橋開(kāi)關(guān)需要4路PWM脈沖驅動(dòng)，分為2組，每組內互反，驅動(dòng)對角的PMOS和NMOS開(kāi)關(guān)，2組之間帶有死區，具體的4路，驅動(dòng)脈沖時(shí)序要求如圖2所示。G11、G2、G22、G1為4路PWM驅動(dòng)，T1、T11為兩個(gè)DC-DC電源變壓器，此處只畫(huà)出了原邊繞組，C為隔直電容，能夠有效地防止變壓器磁芯飽和?？梢钥吹?，對角的開(kāi)關(guān)同時(shí)導通，兩組對角交替開(kāi)關(guān)，兩個(gè)變壓器磁芯工作在I、Ⅲ工作象限，雙向勵磁，有利于實(shí)現高功率密度。本文引用地址：http://dyxdggzs.com/article/178304.htm
采用上述設計，4路PWM時(shí)序必須嚴格按照圖2所示產(chǎn)生。一般PWM驅動(dòng)產(chǎn)生方法用MCU、DSP或專(zhuān)用IC產(chǎn)生，難以實(shí)現低成本和緊湊設計。文中對通用多諧振蕩器電路進(jìn)行改進(jìn)，分別增加兩個(gè)二極管、電阻及電容，即可輸出滿(mǎn)足上述要求的4路PWM驅動(dòng)信號，簡(jiǎn)化了電源設計，提高了可靠性。
1．2．2 DC-DC電源變壓器的選擇及設計
系統電源采用全橋驅動(dòng)，磁芯工作在I、Ⅲ象限，驅動(dòng)上要能夠防止磁芯飽和，同時(shí)要求效率高、體積小?；谏鲜隹紤]，選用環(huán)形磁芯T10×6×5，材質(zhì)為PC40，環(huán)形磁芯漏磁小、效率高。具體參數為：μi=2 400，Ae=9．8 mm2，Aw=28．2mm2，J=2A／mm2。系統工作狀態(tài)為：ηB=90％，Km=0．1，fs=366 kHz，Bm=2 000 GS，根據P0=Ae×Aw×2×fs×Bm×J×ηB×Km×10-6。得出P0=9．8×10-2×28．2 x 10-2×2×366×103×2 000 x 2×0．9×0．1×10-6=7．3 W，理論計算表明，所選磁芯滿(mǎn)足設計的功率要求。
變壓器匝數設計是根據式(2)和式(3)計算，其中μi為輸入電壓最小值，△Vce為額定電流下全橋回路開(kāi)關(guān)管壓降，Dmax=0．48；μo為輸出電壓額定值；△Vd為輸出額定電流下全波整流二極管壓降。理論計算原副邊匝數為：原邊Np=4．6匝，副邊Ns1=5．8匝，Ns2=3．9匝。
Np=[(μi-△Vce)×Dmax]／(2△B×Ae×fs) (2)
Np=[(μo-△Vd)×(1-Dmax)]／(2△B×Ae×fs) (3)
實(shí)際調試結果為：原邊p=6匝，副邊Ns1=8匝，Ns2=5匝。
評論