實(shí)現數字電源轉換的方法

4 理解PWM分辨率

電源設計人員和客戶(hù)必須正確地理解“PWM分辨率”這個(gè)術(shù)語(yǔ)。PWM分辨率并不表示某個(gè)計數器有多寬，而是表示在PWM循環(huán)時(shí)期內可以發(fā)生多少次計數(盡可能最小的PWM時(shí)間片)。在電源行業(yè)，PWM分辨率表示的是PWM占空比內的最小時(shí)間增量。這個(gè)分辨率經(jīng)常以ns表示。如果一個(gè)PWM模塊沒(méi)有足夠的分辨率，控制系統(硬件或軟件)就會(huì )使PWM輸出發(fā)生抖動(dòng)，以實(shí)現期望的平均值輸出。在電源應用中，PWM抖動(dòng)可以引起紋波電流的問(wèn)題，并使控制進(jìn)入所謂“極限循環(huán)期(Limit Cycling)”的不良運行模式。

例如，假設控制環(huán)路的輸出需要3.25的值，而PWM可以輸出的值是3和4。在這種情況下，PWM在33343334值之間抖動(dòng)。這可以容易地看到--許多DSC都采用運行于40至150MHz范圍之間的PWM計數器，可以產(chǎn)生6至25ns的PWM分辨率。SMPS dsPIC DSC系列具有1ns的占空比分辨率。在一個(gè)控制環(huán)路中，在PWM輸出一個(gè)新的占空比值之前，來(lái)自電壓和電流測量的采集時(shí)間被稱(chēng)為“延遲”。當延遲下降時(shí)，控制環(huán)路變得更穩定和更具有響應能力。一些DSC配備了PWM模塊，只在PWM周期到周期的基礎上接收新的占空比數據。在PWM模塊接收數據之前，軟件計算新的占空比值的時(shí)間滯后會(huì )增加控制環(huán)路延遲，并使其穩定性下降。因此，最好采用有PWM模塊的DSC，以便及時(shí)接收和處理新的占空比數據。

5 SMPS ADC的需求

您可以將您的模擬知識運用于采用DSC的智能電源設計。片上ADC可以為控制環(huán)路提供系統狀態(tài)(反饋)。傳統的ADC是基于A(yíng)DC值以“組”的方式進(jìn)行采集和處理的假設而設計的。音頻處理和工業(yè)控制系統的ADC通常都是以這種方式發(fā)揮作用。組采樣可使處理器工作量達到組中的峰值，這將增加控制環(huán)路的延遲。

在SMPS電路中，通常不存在要被采樣和轉換的模擬信號，或者這樣的信號不會(huì )在任何時(shí)候都那么明顯。這樣的信號可能在PWM周期的某一刻才比較明顯。因此，由于不精確的采樣定時(shí)，標準的ADC模塊可能錯過(guò)希望得到的數據。

圖3給出了一個(gè)用于監測電流的電流檢測電阻器的實(shí)例電路。在這個(gè)電路中，只有當晶體管導通時(shí)，才能檢測到電流。典型的ADC模塊不能精確地使采樣保持電路在適當的時(shí)間進(jìn)行一次采樣。如果應用需要多個(gè)電路進(jìn)行檢測，那么這個(gè)ADC就不理想。SMPS dsPIC DSC的片上ADC模塊可提供獨立的采樣保持電路，可以進(jìn)行彼此獨立的采樣。因此，它可以在準確的時(shí)刻監控電壓或電流，有助于實(shí)現事件瞬時(shí)(event transitory)信號的采樣，并降低系統成本。此外，SMPS dsPIC器件的片上ADC可以進(jìn)行異步采樣，有助于支持PFC(70 kHz)和DC/DC(250 kHz)等不同頻率的多控制環(huán)路運行。

6 模擬比較器改進(jìn)數字SMPS設計

因為ADC不能繼續不斷地監控信號，所以只能以高達每秒兆次采樣(MSPS)的量級進(jìn)行采樣。一些DSC具有模擬比較器，可以解放處理器和ADC以完成其他重要的任務(wù)。例如，模擬比較器可以利用與傳統線(xiàn)性電源控制器直接控制PWM占空比類(lèi)似的方式進(jìn)行電流控制。模擬比較器還能夠提供對過(guò)壓或過(guò)流狀況的獨立監測。Microchip的SMPS dsPIC DSC的參考DAC和模擬比較器可以實(shí)現從電流測量到PWM更新的大約25ns的延遲。通常，從檢測到模擬電壓，直到由比較器對PWM輸出進(jìn)行修改，大約需要25ns的時(shí)間。與其他必須使用“輪詢(xún)”技術(shù)的ADC以及利用處理器修改PWM輸出來(lái)響應變化條件的其他DSC相比，這個(gè)響應時(shí)間是非常迅速的。事實(shí)上，這正是DSC實(shí)現逐周期電流限制的方法，屬于電流模式控制。由于連接模擬比較器的參考DAC也是16位的，PWM分辨率也是相同的，因此同樣的控制分辨率對電壓和電流模式都是有效的。