數字電源 UCD9224 與UCD7232 應用中輸出電壓關(guān)機負過(guò)沖的分析及解決

3.2 關(guān)機時(shí)SRE信號異常

理論分析知，關(guān)機時(shí)SRE信號會(huì )變?yōu)榈碗娖?，BUCK下管的驅動(dòng)信號隨之也會(huì )變?yōu)榈?。而該電源系統關(guān)機時(shí)BUCK下管的驅動(dòng)信號一直保持為高，懷疑為SRE信號異常。

實(shí)測發(fā)現SRE_1B(圖5中的CH1;CH2為SRE_MODE信號;CH3為輸出電壓)在下降過(guò)程中出現了反彈，然后緩慢下降。而SRE_2A(圖6中的CH1;CH2為SRE_MODE信號;CH3為輸出電壓)則沒(méi)有反彈，快速下降到0V。

圖 5：SRE_1B 信號異常 圖 6：SRE_2A 信號正常

進(jìn)一步詳細測試發(fā)現，SRE_1A與SRE_1B在下降過(guò)程中皆有反彈，信號異常;而SRE_2A與 SRE_3A正常。

3.3 SRE 信號異常的原因分析

圖7顯示的是SRE_1B(CH3)，V33D(CH2，3.3V)和BPCAP(CH1，1.8V)在關(guān)機時(shí)的波形?？梢杂^(guān)察到，在SRE_1B出現反彈時(shí)，3.3V下降到了2.8V左右，UCD9224進(jìn)入了reset模式。

圖 7：3.3V 與 SRE 信號

根據UCD9224芯片的硬件設計，其供電電壓下降到2.8V時(shí)會(huì )處于reset模式。而其進(jìn)入reset模式后，SRE_1A引腳和SRE_1B引腳變更為高阻態(tài)，SRE_2A引腳和SRE_3A引腳變?yōu)榈碗娖綉B(tài)(被 UCD9224強制拉低到地)。

同時(shí)，由于UCD7232芯片內部對SRE管腳有弱上拉(上拉到3.3V)，因此，SRE_1A和SRE_1B的電壓信號會(huì )出現反彈并下降緩慢，而SRE_2A和SRE_3A的電壓信號可以迅速下降到0。

4. 解決措施

考慮到SRE_1A和SRE_1B在UCD9224進(jìn)入reset模式后變?yōu)楦咦钁B(tài)，引腳電壓下降緩慢，因此可以添加下拉電阻以快速拉低上述引腳的電壓。下拉電阻的阻值需要小于3.74Kohm，以保證SRE管腳的殘留電壓低于低電平判定閥值0.9V。

圖8顯示的是添加兩顆下拉電阻(1Kohm)后的關(guān)機波形(CH4為SRE_1A;CH1為SRE_1B;CH3為輸出電壓)，負載電流為3A?？梢杂^(guān)察到，SRE_1A和SRE_1B在關(guān)機過(guò)程中沒(méi)有反彈，而是快速下降到0V。因此，輸出電容只通過(guò)負載放電，沒(méi)有負過(guò)沖。

圖 8：添加下拉電阻后的關(guān)機波形圖 圖9：空載關(guān)機時(shí)的輸出電壓波形

5. 常規供電設計的輸出電壓負過(guò)沖

上述電源系統的特殊之處在于采用了3.3V和12V分開(kāi)的供電架構。在該應用中，當關(guān)閉3.3V后，12V還處于穩定狀態(tài)，即SRE_1A和SRE_1B進(jìn)入高阻態(tài)后，UCD7232還正常工作，這讓BUCK下管長(cháng)時(shí)間導通成為了可能。然而，在采用常規供電設計時(shí)，同樣會(huì )存在負過(guò)沖的異常情形。