雙核DSP片TMS320VC5421的并行引導方案

關(guān)鍵詞：TMS320VC5421；Bootloader；并行引導；Boot表；FLASH；CPLD

１　引言

ＴＭＳ３２０ＶＣ５４２１?１、２?（以下簡(jiǎn)稱(chēng)ＶＣ５４２１）是ＴＩ公司推出的一款雙核定點(diǎn)ＤＳＰ芯片，它擁有兩個(gè)ＤＳＰ子系統，每個(gè)子系統都有一個(gè)ＤＳＰ核，并且均有獨立的數據和程序存儲空間，可以進(jìn)行兩核之間的通信，并且兩個(gè)子系統共享一套片外總線(xiàn)。此外，每個(gè)子系統各自擁有２ｋ １６ｂｉｔ字的片內ＲＯＭ，并存儲有Ｂｏｏｔｌｏａｄｅｒ程序。當ＤＳＰ芯片上電或復位時(shí)，兩個(gè)ＤＳＰ核可分別啟動(dòng)自身獨立的Ｂｏｏｔｌｏａｄｅｒ程序，以實(shí)現用戶(hù)程序的上電自舉。

雙核ＤＳＰ自啟動(dòng)和單核ＤＳＰ自啟動(dòng)的實(shí)現方法有較大的差別，這一點(diǎn)在ＤＳＰ系統設計中需要特別注意。本文對雙核ＤＳＰ芯片ＶＣ５４２１的引導模式進(jìn)行了深入的分析和研究，給出了使用１６位并行引導模式進(jìn)行雙核ＤＳＰ引導的實(shí)現方案。

２ ＴＭＳ３２０ＶＣ５４２１的Ｂｏｏｔ模式

ＶＣ５４２１可提供１６位并行引導、８位并行引導和串行ＥＥＰＲＯＭ引導等三種Ｂｏｏｔ模式來(lái)實(shí)現用戶(hù)程序的上電自舉。

其中１６位并行引導模式是通過(guò)片外存儲器接口（ＥＭＩＦ）以ＤＭＡ方式將代碼從１６－ｂｉｔ字寬的片外數據存儲器搬移到片內程序存儲空間；

８位并行引導模式則是通過(guò)片外存儲器接口（ＥＭＩＦ）以ＤＭＡ方式將代碼從８－ｂｉｔ字寬的片外數據存儲器搬移到片內的程序存儲空間；

而串行ＥＥＰＲＯＭ引導模式主要是通過(guò)多通道緩沖串口２（ＭｃＢＳＰ ２）從主設備中搬移代碼并實(shí)現上電自舉。

和５４系列中其它芯片不同的是，ＶＣ５４２１片內ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序并不支持ＨＰＩ、并行Ｉ／Ｏ和標準串口模式的自啟動(dòng)方式。在其所支持的三種ｂｏｏｔ模式中，１６位并行引導模式是最常用的。本文對這種模式進(jìn)行了深入分析，給出了使用該模式進(jìn)行雙核ＤＳＰ程序引導的方案，并通過(guò)實(shí)驗驗證了該方案的正確性。

２．１ 并行引導模式的選擇

ＶＣ５４２１的兩個(gè)ＤＳＰ核在ＤＳＰ芯片上電或復位時(shí)，到底以哪種模式實(shí)現上電自舉，主要由兩個(gè)核的公共引腳ＸＩＯ和各自的ＧＰＩＯ０／ＲＯＭＥＮ、ＧＰＩＯ１引腳決定。當ＸＩＯ為０（低電平）時(shí)，將不從ＲＯＭ引導，也就是說(shuō)，將不使用ＶＣ５４２１片內ＲＯＭ中的Ｂｏｏｔｌｏａｄｅｒ程序實(shí)現上電引導，而是用ＨＰＩ模式實(shí)現上電自舉；當ＸＩＯ為１（高電平），ＧＰＩＯ０／ＲＯＭＥＮ為０時(shí)，將使用片外存儲器中用戶(hù)自己編寫(xiě)的Ｂｏｏｔｌｏａｄｅｒ程序實(shí)現上電自舉；當ＸＩＯ為１? ＧＰＩＯ／ＲＯＭＥＮ為１? ＧＰＩＯ１為０或１時(shí)，將分別使用并行或者串行引導模式實(shí)現上電自舉。因此，在實(shí)施相應的上電自舉前，必須將引腳狀態(tài)設置正確，以保證Ｂｏｏｔｌｏａｄｅｒ程序按預定的模式執行。Ｂｏｏｔｌｏａｄｅｒ模式的選擇流程見(jiàn)圖１。

當Ｂｏｏｔｌｏａｄｅｒ程序檢測到并行引導模式時(shí)，程序將以ＤＭＡ方式從片外數據存儲區的００００ｈ單元取出模式選擇字（ＢＳＷ）來(lái)進(jìn)一步?jīng)Q定是８位還是１６位的并行引導模式。１０ＡＡｈ意味著(zhù)選擇了１６位并行引導模式，而如果選擇８位并行引導模式，取出的兩個(gè)字節將是０８ｈ和ＡＡｈ。之后，程序將按照Ｂｏｏｔ表進(jìn)行加載。圖２是并行引導模式的選擇流程。

２．２ １６位并行引導模式的Ｂｏｏｔ表

Ｂｏｏｔｌｏａｄｅｒ程序要搬移的代碼必須組織成一定的格式，這就是Ｂｏｏｔ表。１６位并行引導模式的Ｂｏｏｔ表如表１所列。

表1 16位并行導模式Boot表

此外，需要注意的是，由于在多數程序中都有跳轉指令或循環(huán)指令，所以，Ｂｏｏｔ表中的程序入口地址必須和程序的ｃｍｄ文件中分配的地址保持一致，也就是說(shuō)，當在ＣＣＳ中進(jìn)行調試時(shí)，如果程序Ｌｏａｄ到５０００ｈ，Ｂｏｏｔ表中的程序入口地址就應該是５０００ｈ。

２．３ Ｂｏｏｔ表的生成

Ｂｏｏｔ表可由ｈｅｘ５００格式轉換工具生成，也可以自己編寫(xiě)一個(gè)文件格式轉換程序來(lái)把．ｏｕｔ文件轉換成所需的文件格式。本設計通過(guò)編寫(xiě)一個(gè)Ｃ＋＋程序來(lái)將．ｏｕｔ文件轉換成．ｈｅｘ文件，然后再在文件的開(kāi)始處增加相應的標志位和寄存器設置字，從而形成完整的Ｂｏｏｔ表。

３ ＶＣ５４２１片外總線(xiàn)沖突的解決方案

由于ＶＣ５４２１是雙核ＤＳＰ，每個(gè)核有各自的存儲空間和Ｂｏｏｔｌｏａｄｅｒ程序，但兩核共享一套片外總線(xiàn)和一個(gè)ＸＩＯ引腳。這樣，當兩核的復位引腳Ａ＿ＲＳ和Ｂ＿ＲＳ同時(shí)收到復位低電平信號時(shí)，將同時(shí)申請片外總線(xiàn)的控制權。這就造成了申請片外總線(xiàn)的沖突。而且Ｂｏｏｔｌｏａｄｅｒ程序總是檢查該核有沒(méi)有片外總線(xiàn)的控制權，如果沒(méi)有，將循環(huán)檢查直到取得片外總線(xiàn)的控制權。為了避免這種情況的發(fā)生，應該以合理的順序給兩個(gè)核上電。

由于ＶＣ５４２１中Ａ核帶有用來(lái)控制時(shí)鐘頻率的鎖相環(huán)電路，所以應該先對Ａ核進(jìn)行復位，再啟動(dòng)Ａ核，然后利用Ａ核的用戶(hù)程序來(lái)控制Ｂ核的復位，以實(shí)現兩個(gè)核的啟動(dòng)。

根據系統需要，本設計使用Ａｌｔｅｒａ公司的ＣＰＬＤ芯片來(lái)產(chǎn)生各種控制信號。其電路連接示意圖如圖３所示。Ａ核的復位信號Ａ＿ＲＳ由ＣＰＬＤ芯片直接給出，并在系統上電或復位的同時(shí)對Ａ核進(jìn)行復位。而Ｂ核的復位信號Ｂ＿ＲＳ則通過(guò)ＣＰＬＤ映射到ＤＳＰ的Ｉ／Ｏ空間００００ｈ地址單元的第６位：Ｂ核復位控制位（在系統復位后值為０）如圖４所示。在Ａ核啟動(dòng)后，通過(guò)用戶(hù)程序寫(xiě)Ｂ＿ＲＳ位可為Ｂ核提供復位信號。

４ ＶＣ５４２１的并行引導自啟動(dòng)操作

４．１ 用戶(hù)程序的搬移

兩個(gè)ＤＳＰ核要完成各自的功能，執行的用戶(hù)程序是不盡相同的，而且Ａ核的用戶(hù)程序還要控制Ｂ核的復位，因此兩個(gè)ＤＳＰ核的Ｂｏｏｔ表內容是不同的。由ＤＭＡ方式內部存儲器圖可知，程序空間的第０頁(yè)和第１頁(yè)屬于Ａ核，第２頁(yè)和第３頁(yè)屬于Ｂ核。因此，需要注意的是，當Ｂｏｏｔｌｏａｄｅｒ程序搬移用戶(hù)程序時(shí)，Ａ核的用戶(hù)程序要被搬移到內部程序空間的第０頁(yè)上，而Ｂ核的用戶(hù)程序則要被搬移到第２頁(yè)上。于是Ｂ核Ｂｏｏｔ表中的程序入口ＸＰＣ和目的ＸＰＣ應被設置成０００２ｈ。

４．２ Ｂｏｏｔ表的放置

本系統用４Ｍｂｉｔ（２５６ｋ１６）ＦＬＡＳＨ器件ＳＳＴ３９ＶＦ４００Ａ作為片外數據存儲器。頁(yè)選信號由ＤＳＰ通過(guò)ＣＰＬＤ給出，并且映射到ＤＳＰ中Ｉ／Ｏ空間的００００ｈ地址單元的低５位（系統復位后５位均為０，即第０頁(yè)）。如圖４所示。另外，此地址單元的第５位（ＣＦＧ位）是控制ＦＬＡＳＨ映射的配置位。當ＣＦＧ為０時(shí)，ＦＬＡＳＨ被映射到ＤＭＡ片外數據空間的００００ｈ，此時(shí)，Ｂｏｏｔｌｏａｄｅｒ程序可以以ＤＭＡ方式從ＦＬＡＳＨ中搬移數據并進(jìn)行自啟動(dòng)；當ＣＦＧ為１時(shí)，ＦＬＡＳＨ被映射到ＣＰＵ片外數據空間的８０００ｈ，在這種情況下，可以通過(guò)程序向ＦＬＡＳＨ中燒寫(xiě)數據。因此，這一位在系統上電或復位后將被設置成０，以使Ａ核能夠順利啟動(dòng)。

由于兩個(gè)ＤＳＰ核的Ｂｏｏｔ表內容不同，故應視Ｂｏｏｔ表的大小，將兩個(gè)Ｂｏｏｔ表放到ＦＬＡＳＨ的不同頁(yè)上，以便對兩個(gè)核分別實(shí)行引導。本設計將Ａ核的Ｂｏｏｔ表放到第０頁(yè)，將Ｂ核的Ｂｏｏｔ表放到第１頁(yè)。

圖5

４．３ 外總線(xiàn)控制權的釋放

如圖５所示，在ＧＰＩＯ控制寄存器（地址３Ｃｈ）中，ＸＩＯ＿ＧＲＡＮＴ位為１代表相應的ＤＳＰ核取得了片外總線(xiàn)的控制權；而在還沒(méi)有取得控制權（ＸＩＯ＿ＧＲＡＮＴ位為０）但在申請片外總線(xiàn)的控制權時(shí)，相應的ＸＩＯ＿ＲＥＱ位應置為１；ＣＯＲＥ＿ＳＥＬ位用于表示程序在哪個(gè)核上運行，當在ＣＰＵ Ａ上運行時(shí)，讀Ａ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位將返回到“０”，而當同一個(gè)程序在ＣＰＵ Ｂ上運行時(shí)，讀Ｂ核的ＧＰＩＯ控制寄存器的ＣＯＲＥ＿ＳＥＬ位將返回到“１”。有關(guān)ＧＰＩＯ控制寄存器的其它相關(guān)位，設計時(shí)可查閱有關(guān)的參考文獻?１?。

４．４ ＦＬＡＳＨ的燒寫(xiě)

筆者根據ＳＳＴ３９ＶＦ４００Ａ的資料編寫(xiě)了一個(gè)ＤＳＰ程序，該程序可同時(shí)將Ａ核的Ｂｏｏｔ表燒寫(xiě)到ＦＬＡＳＨ的第０頁(yè)，而將Ｂ核的Ｂｏｏｔ表燒寫(xiě)到第１頁(yè)。

在系統上電或復位后，Ａ核首先運行它的Ｂｏｏｔ-ｌｏａｄｅｒ程序（此時(shí)ＦＬＡＳＨ的第０頁(yè)映射到ＤＭＡ片外數據空間的００００ｈ地址單元），Ａ核啟動(dòng)后執行用戶(hù)程序。用戶(hù)程序首先將頁(yè)選設置成第１頁(yè)，這樣，ＦＬＡＳＨ的第一頁(yè)將被映射到ＤＭＡ片外數據空間的００００ｈ；然后，Ａ核釋放片外總線(xiàn)控制權，并給Ｂ核發(fā)出復位信號，此時(shí)由于只有Ｂ核復位，且Ａ核已釋放片外總線(xiàn)的控制權，因此，Ｂ核將申請到片外總線(xiàn)控制權，同時(shí)執行Ｂｏｏｔｌｏａｄｅｒ程序的啟動(dòng)以完成整個(gè)ＤＳＰ引導。完整的啟動(dòng)過(guò)程流程圖如圖６所示，下面是Ａ核的啟動(dòng)測試程序代碼：

ｍｍｒｅｇｓ

ｔｉｔｌｃ ″ｔｅｓｔＬＥＤＡ″

ｇｌｏｂａｌ ｂｅｇｉｎ

ｔｅｘｔ

?．．．．．．．．．．．．．

ｂｅｇｉｎ? ｓｔｍ ＃０ｘ０００,０ｘ００６１ ;設置頁(yè)選信號

ｐｏｒｔｗ ｏｘ００６１,００ｈ

ｃａｌｌ ｗａｉｔ

ａｎｄｍ ＃０ｘｆｆｃｆ,３ｃｈ ;釋放片外總線(xiàn)

ｃａｌｌ ｗａｉｔ ; 控制權

ｓｔｍ ＃０ｘ００４１?０ｘ００６１ ;給Ｂ核復位信號

ｐｏｒｔｗ ０ｘ００６１,００ｈ

ｃａｌｌ ｗａｉｔ

ｓｔｍ ＃０ｘ０００１,０ｘ００６１

ｐｏｒｔｗ ０ｘ００６１,００ｈ

ｆｌａｓｈ: ｒｓｂｓ １,ｘｆ ;發(fā)光二極管亮

ｃａｌｌ ｗａｉｔ

ｓｓｂｘ １,ｘｆ ;發(fā)光二極管滅

ｃａｌｌ ｗａｉｔ

ｂ ｆｌａｓｈ

;－－－－Ｓｕｂｒｏｕｔｉｎｅ ｔｏ ｗａｉｔ ｆｏｒ ｓｏｍｅ ｔｉｍｅ－－－－

ｗａｉｔ: ｓｔｍ ＃８０,ａｒ６

ｌｏｏｐ０: ｓｔｍ ＃３００００,ａｒ７－

ｌｏｏｐ１: ｎｏｐ

ｂａｎｚ ｌｏｏｐ１,＊ａｒ７－

ｂａｎｚ ｌｏｏｐ０,＊ａｒ６－

ｒｅｔ

５　實(shí)驗驗證

本設計中，在ＤＳＰ的Ａ＿ＸＦ和Ｂ＿ＸＦ腳上連接兩個(gè)發(fā)光二極管，同時(shí)使被加載的用戶(hù)程序通過(guò)循環(huán)來(lái)設置／清除這兩個(gè)引腳以使兩個(gè)發(fā)光二極管以不同的頻率閃爍，以此來(lái)驗證用戶(hù)程序是否成功加載。系統上電后，兩個(gè)發(fā)光二極管先后以不同的頻率開(kāi)始閃爍，說(shuō)明ＤＳＰ的Ａ核、Ｂ核均成功地實(shí)現了上電自舉。