利用優(yōu)化的DSP加快無(wú)線(xiàn)基礎設施的設計

多樣化要求靈活性

在實(shí)踐層面上，CI市場(chǎng)的多樣化和流動(dòng)性特點(diǎn)要求設備制造商在其基本架構中進(jìn)行高靈活度的設計。例如，全球基站制造商必須提供能夠支持GSM、CDMA、UMTS、EDGE、中國的TD-SCDMA等各種空中接口的系統。此外，現在正在引進(jìn)范圍更廣的形狀因子。一個(gè)尺寸的基站不再是萬(wàn)能的。即將上市的最新配置為所謂的“femto”基站，這個(gè)基站很小，足以充當家用無(wú)線(xiàn)基站。除了femto基站之外，pico、macro和super-macro等形狀因子在如今也很流行。能夠劃算地縮放至任何形狀因子的基站架構一定會(huì )使設備制造商獲得回報。對于可擴展性而言，針對CI優(yōu)化的DSP比通用DSP更具優(yōu)勢，這是因為CI DSP通常包括RapidIO等高可擴展性高速串行接口。這種可擴展性的一個(gè)例子如圖1所示。

板級架構問(wèn)題還隨著(zhù)制造商的不同以及CI系統類(lèi)型的不同有著(zhù)很大不同。事實(shí)上，特定基站中的單個(gè)電路板可以充當截然不同的角色。一些板可能專(zhuān)門(mén)用于接收信號，而另一些板則用來(lái)發(fā)射信號。同一個(gè)系統中的另一個(gè)板可能執行系統級操作管理和網(wǎng)絡(luò )控制。由于這種廣泛的功能范圍，因此系統內部電路板拓撲可能相差很大。環(huán)形結構、網(wǎng)狀架構、交換結構、星形和其它拓撲在業(yè)內都很普遍。

覆蓋在所有這些可變因素之上的是新特性、新功能和新業(yè)務(wù)的持續不斷的發(fā)展以及產(chǎn)業(yè)標準的不斷發(fā)展。沒(méi)有一定程度的適應性，新的基站設計可能在引進(jìn)之后很快就過(guò)時(shí)。與比較適合通用信號處理的普通DSP不同的是，專(zhuān)門(mén)針對基站和其它CI系統優(yōu)化的DSP將具有確保其適應不同的空中接口、形狀因子、盒級架構和板級架構以及正在進(jìn)行的開(kāi)發(fā)的能力。

DSP適者生存

通過(guò)優(yōu)化其適應性，DSP在如今的CI市場(chǎng)中重獲新生。例如，可編程CI DSP具有支持數種空中接口的能力。由此，工程師可以側重于學(xué)習一個(gè)或者一系列的復雜DSP，而不是對每個(gè)空中接口采用不同的DSP，從而簡(jiǎn)化了設計制造商的新產(chǎn)品開(kāi)發(fā)過(guò)程。此外，在幾個(gè)基站平臺中兼容的DSP技術(shù)可以簡(jiǎn)化制造商的技術(shù)支持和現場(chǎng)服務(wù)工作。

此外，DSP上的輸入/輸出資源對形狀因子、可擴展性及其能夠有效支持的架構范圍還有著(zhù)較深的影響。與許多通常配備以太網(wǎng)和PCI Express等通用外圍接口的現成的DSP不同的是，針對CI優(yōu)化的DSP附帶串行RapidIO這樣的高速串行接口，這種接口可以用作直接的DSP到DSP互連或芯片到芯片互連，也可以用作背板總線(xiàn)。由于其固有的靈活性和高吞吐率，開(kāi)放式標準RapidIO總線(xiàn)正日益成為下一代基站和其它CI系統中的關(guān)鍵能力。RapidIO互連由兩個(gè)或四個(gè)串行線(xiàn)路差分對組成，每個(gè)差分對的數據速率為3.125Gbps，而總潛在吞吐率超過(guò)12Gbps。由于配置RapidIO串行線(xiàn)路的靈活性，平臺的基本能力可以輕松地通過(guò)增加多個(gè)DSP來(lái)向上擴展，各種架構也可以通過(guò)重排串行芯片到芯片互連來(lái)進(jìn)行配置(如圖2所示)。

除了包含RapidIO這樣的高速外圍接口之外，用于CI應用的DSP還包含選擇的加速器和協(xié)處理器，這些通常是你在現成的DSP中無(wú)法找到的。這些協(xié)處理器釋放了DSP內核以執行其它功能。一般的DSP沒(méi)有這些無(wú)線(xiàn)加速器，因此將性能級別較低，并且耗費更多的處理周期并需要更多的代碼來(lái)執行其功能。

像OBSAI/CPRI這樣的其它類(lèi)型的高速接口通常無(wú)法在現成的DSP中找到，但是這些接口將在CI應用中變得越來(lái)越重要，這是因為它們提高了板上DSP的適應性，同時(shí)增強了系統吞吐能力。這些接口主要用于將天線(xiàn)接口數據連接至DSP以進(jìn)行基帶處理。

不斷攀升的性能挑戰

越來(lái)越多的新無(wú)線(xiàn)用戶(hù)要求設施系統不斷提高語(yǔ)音和數據流量的性能級別。多年的DSP技術(shù)進(jìn)步已使系統設計工程師可以?xún)H僅通過(guò)給基站電路板增加更多DSP來(lái)提高性能。遺憾的是，這種策略有其局限性。電路板上的物理空間限制了板上可以放置的DSP數，同一個(gè)電路板上有過(guò)多DSP可能引發(fā)由功耗導致的散熱問(wèn)題?；揪o湊的機架中的高溫會(huì )迅速降低電子器件的可靠性。

與其它多核DSP處理器不同的是，CI應用專(zhuān)用的多核DSP加入了節能機制，可以最大限度地降低散熱。這就允許相同的空間具有更高的吞吐性能，并且可以降低系統過(guò)熱的風(fēng)險。此外，專(zhuān)為CI系統設計的一些DSP還附帶功率和性能監控功能。

DSP芯片本身可以控制系統的工作溫度，并且無(wú)需犧牲吞吐性能，它可以降低其內核電壓以減少功耗和散熱。這就使得CI DSP可以在以預定的性能級別工作的同時(shí)保持總功率預算在控制范圍內。

此外，還有一些CI DSP具有片上協(xié)處理器，其中的某些協(xié)處理器可以執行非常特殊的無(wú)線(xiàn)通信任務(wù)。例如，用于語(yǔ)音處理的Viterbi協(xié)處理器正在證明它們非常有用，面向數據的協(xié)處理器可以加快數據流量。通過(guò)從主DSP內核卸載這些任務(wù)，協(xié)處理器能夠提高器件的數據吞吐率，同時(shí)為更多的重要功能保留內核DSP資源。此外，專(zhuān)用協(xié)處理器還執行像某些空中接口的接收加速這樣的功能。其中一種這樣的接收加速器接受W-CDMA天線(xiàn)信號，并對數據執行大量相關(guān)處理，然后將其轉發(fā)給DSP。

隨著(zhù)專(zhuān)用協(xié)處理器功能集成到CI DSP中，需要分立器件執行這些任務(wù)的要求已經(jīng)減少了。例如，在許多基站設計中，ASIC或FPGA一般在DSP旁邊部署，以處理輔助任務(wù)。在某些情況下，針對CI優(yōu)化的DSP可以執行這些任務(wù)，因此降低了芯片數和總系統成本。將這種趨勢進(jìn)一步延伸，針對CI應用的一些DSP已進(jìn)行優(yōu)化以執行網(wǎng)絡(luò )控制工作，從而不再需要一般專(zhuān)用于這些功能的通用微處理器或者RISC處理器。

快速的軟件方式

專(zhuān)門(mén)針對CI應用的DSP的軟件環(huán)境和架構對系統的吞吐性能、總開(kāi)發(fā)成本和上市時(shí)間也有著(zhù)極大的影響。新的或者增強的指令一般被集成到CI DSP中，以獲得特定于無(wú)線(xiàn)通信的某些重復功能。例如，新的指令集架構(ISA)可以通過(guò)加快其符號率、芯片速率和矩陣算術(shù)處理來(lái)提高基站中的DSP性能。先進(jìn)的ISA還可以通過(guò)實(shí)現密度更高的電路板來(lái)降低系統的每通道成本。有效的ISA可以降低系統軟件代碼的大小，從而減少專(zhuān)用于外部存儲器的板空間，或者為關(guān)鍵任務(wù)數據釋放存儲容量(如圖3所示)。通用DSP的確可以通過(guò)編程來(lái)執行通信功能，但是如果沒(méi)有特定于CI的ISA，與具有CI ISA的經(jīng)過(guò)優(yōu)化的DSP相比，在一般DSP上運行的相同功能將需要3~4倍的指令、更多的代碼空間和更長(cháng)的編程時(shí)間。

除了針對CI應用的ISA之外，一些供應商還提供專(zhuān)門(mén)針對DSP優(yōu)化的CI功能例程庫。通過(guò)一個(gè)命令，這些例程可以執行以前需要單獨執行的多個(gè)功能，同時(shí)又減少了代碼大小并且提高了性能。

一代CI DSP與下一代CI DSP之間的軟件連貫性也對開(kāi)發(fā)周期和新CI系統的上市時(shí)間有極大影響。為了維持合理的開(kāi)發(fā)成本，一個(gè)DSP的多數軟件必須進(jìn)行遷移并在下一代器件中重復使用。

針對CI進(jìn)行優(yōu)化

由于CI市場(chǎng)的各種錯綜特征、復雜性和特別要求，大多數通用DSP都不再是無(wú)線(xiàn)基站等應用中針對CI優(yōu)化的DSP。在要求較高的設施系統中部署現成的DSP將需要制造商額外的設計工作，從而導致系統上市時(shí)間的延長(cháng)。但是同樣重要的是，它們還可以通過(guò)適當的加速器、高速內部?jì)却?、通信協(xié)處理器、復雜的CI特定軟件和許多其它功能提供一組完整的外圍接口和內存接口，從而精簡(jiǎn)系統開(kāi)發(fā)過(guò)程并加快高吞吐能力系統的交付。