并行模數轉換器ADS8364與TMS320F2812的接口設計
加入技術(shù)交流群
（2）時(shí)鐘部分：為DSP芯片提供時(shí)鐘一般有兩種方法。一種是采用晶體，一種是采用外部有源時(shí)鐘芯片。本設計采用前者。它利用了DSP芯片內部所提供的晶振電路，在DSP芯片的X1和X2之間連接一晶體可啟動(dòng)內部振蕩器。
（3）仿真部分：這一部分將作為程序的調試和燒錄所用。2812芯片提供了5個(gè)標準的JTAG信號（TRST、TCK、TMS、TDI、TDO）和兩個(gè)仿真引腳（EMU0、EMU1）。
ADS8364采用＋5V模擬電源（AVDD）和數字電源（DVDD），而其內部的緩沖器采用與TMS320F2812相同的＋3.3V電壓。緩沖器電壓（BVDD）允許直接連接到3V或5V電壓系統。TMS320F2812的I/O電壓為＋3.3V，因此，若使用該元件，ADS8364的BVDD必須設置成3.3V。
在這個(gè)設計中，ADS8364采用的是4MHz時(shí)鐘。每個(gè)通道的吞吐率最大可達200ksps。將ADS的地址線(xiàn)A［2：0］接到TMS320F2812的地址線(xiàn)。當A0接到數字地，A2和A1接到VCC上可迫使ADS8364進(jìn)入周期模式。在這個(gè)模式中，轉換器可自動(dòng)對六個(gè)通道進(jìn)行采樣，并可將數據按從A0到C1的順序傳送到輸出端。
將ADS8364的BYTE引腳接到VCC上，可以使能字節模式。在這個(gè)模式中，要從ADC中正確地讀取數據，需要對每個(gè)通道進(jìn)行兩次連續的讀操作。第一次讀取的是轉換數據的高位字節，第二次讀取的是低位字節。假如通道信息要作為數據輸出的一部分，那么，應將ADS8364的ADD引腳也接到VCC。讀取數據時(shí)，需要對ADS8364的每個(gè)通道進(jìn)行三次讀操作。第一次讀取通道和數據信息，后兩次分別讀取高位和低位數據。
3.3 ADC的初始化操作
觸發(fā)ADS8364的復位引腳RST可以確保讀指針指向第一個(gè)數據位置。作為T(mén)MS320F2812初始化的一部分，由TMS320F2812的通用輸入輸出口GPIOF0提供給ADS8364的引腳RST。當系統時(shí)鐘穩定后，被觸發(fā)為低電平，從而確保了從ADC輸出的數據對應于通道A0、A1、B0、B1、C0、C1的排列。
對于每一個(gè)轉換通道，EOC均是低電平信號。 ADS8364可為T(mén)MS320F2812提供三個(gè)脈沖。每個(gè)脈沖信號表明一個(gè)轉換的結束。當ADC的這三個(gè)引腳同時(shí)置低時(shí)，三個(gè)通道被認為有效并同時(shí)進(jìn)行轉換。另外,EOC引腳也可被連接到TMS320F2812的一個(gè)中斷引腳，以觸發(fā)一個(gè)讀周期。
ADS8364的片選CS是一個(gè)有源低電平輸入信號。當CS為高時(shí)，并行輸出引腳處于高阻態(tài)。當CS為低時(shí)，并行數據線(xiàn)反映了輸出緩沖器的當前狀態(tài)。為了正確地從ADS8364的并行數據總線(xiàn)上讀取數據，ADS8364必須被片選CS選中后才能進(jìn)行讀操作。
ADS8364的讀（RD）信號端也是有源低電平信號。當CS為低時(shí)，在讀信號（RD）的下降沿，ADS8364 中寄存器的內容將被更新。這意味著(zhù)在每個(gè)讀序列之前，RD信號必須被觸發(fā)，這樣才能更新輸出緩沖器。通過(guò)TMS320F2812的中斷子程序將ADS8364的RD引腳置低可以保存輸入的數據，之后可再將RD引腳置高。
ADS8364與TMS320F2812的連接圖
4 初始化編程
（1）頭文件（.H）的編寫(xiě)：主要用來(lái)定義片內寄存器以便函數中引用
例如：系統控制與狀態(tài)寄存器的定義：
struct SCSR_BITS
{ // 位描述
Uint16 WDOVERRIDE:1; // 0 允許看門(mén)狗無(wú)效位
……};
union SCSR_REG
{
Uint16 all;
struct SCSR_BITS bit;
};
此外頭文件中還聲明一些全局函數和常量。
評論