集成多路模擬開(kāi)關(guān)的應用技巧
加入技術(shù)交流群
1 “先斷后通”與“先通后斷”的選擇
目前市場(chǎng)上的多路開(kāi)關(guān)的通斷切換方式大多為“先斷后通”（Break-Before-Make）。
在自動(dòng)數據采集中，應選用“先斷后通”的多路開(kāi)關(guān)。否則，就會(huì )發(fā)生兩個(gè)通道短接的現象，嚴重時(shí)會(huì )損壞信號源或多路開(kāi)關(guān)自身。然而，在程控增益放大器中，若用多路開(kāi)關(guān)來(lái)改變集成運算放大器的反饋電阻，以改變放大器的增益，就不宜選用“先斷后通”的多路開(kāi)關(guān)。否則，放大器就會(huì )出現開(kāi)環(huán)狀態(tài)。放大器的開(kāi)環(huán)增益極高，易破壞電路的正常工作，甚至損壞元器件，一般應予避免。
2 選擇合適的傳輸信號輸入方式
傳輸信號一般有單端輸入和差動(dòng)輸入兩種方式，分別適用于不同的場(chǎng)合。
單端輸入方式如圖1所示，即把所有信號源一端接同一信號地，信號地與ADC等的模擬地相接，各信號源的另一端分別接多路開(kāi)關(guān)。圖中Vs為傳輸信號，Vc為系統中的共模干擾信號。
圖1（a）接法的優(yōu)點(diǎn)是無(wú)需減少一半通道數，也可保證系統的共模抑制能力；缺點(diǎn)是僅適用于所有傳輸信號均參考一個(gè)公共電位，且各信號源均置于同樣的噪聲環(huán)境下，否則會(huì )引入附加的差模干擾。
圖1（b）接法適用于所有傳輸信號相對于系統模擬公共地的測量，且信號電平明顯大于系統中的共模干擾。其優(yōu)點(diǎn)是可得到最多的通道數，缺點(diǎn)是系統基本失去了共模抑制能力。
差動(dòng)輸入方式如圖2所示，即把所有信號源的兩端分別接至多路開(kāi)關(guān)的輸入端。其優(yōu)點(diǎn)是抗共模干擾的能力強，缺點(diǎn)是實(shí)際通道數只有單端輸入方式的一半。當傳輸信號的信噪比較低時(shí)，必須使用差動(dòng)輸入方式。
3 減小導通電阻的影響
多路開(kāi)關(guān)的導通電阻RON（一般為數10Ω至1kΩ左右）比機械開(kāi)關(guān)的接觸電阻（一般為mΩ量級）大得多，對自動(dòng)數據采集的信號傳輸精度或程控制增益放大的增益影響較明顯，而且RON通道隨電源電壓高低、傳輸信號的幅度等的變化而變化，因而其影響難以進(jìn)行后期修正。實(shí)踐中一般是設法減小RON來(lái)降低其影響。
以CD4051為例，測試發(fā)現[1]：CD4051的RON隨電源電壓和輸入模擬電壓的變化而變化。當VDD=5V、VEE=0V時(shí)，RON=280Ω，且隨V1的變化突變；當VDD>10V、VEE=0V時(shí)，RON=100Ω，且隨V1的變化緩變?？梢?jiàn)，適當提高CD4051的VDD有利于減小RON的影響。必須注意：提高VDD的同時(shí)，應相應提高選通控制端A、B、C的輸入邏輯電平。例如：取VDD=12V(VEE=0V)，可采用電源電壓上拉箝位的方法，上拉電阻的阻值取1.5kΩ以上，使選通控制端信號的有效高電平不低于6V。這樣，既保證CD4051理想導通（RON小，又實(shí)現了CMOS電平與TTL電平的轉換（μP一般為T(mén)TL電平）。
可見(jiàn)，根據具體情況，適當提高多路開(kāi)關(guān)的電源電壓，是降低其RON影響的一種有效措施。此外，適當提高電源電壓，還可以同時(shí)減小導通電阻路差ΔRON和加快開(kāi)關(guān)速度。
4 消除抖動(dòng)引起的誤差
和機械開(kāi)關(guān)類(lèi)似，多路開(kāi)關(guān)在通道切換時(shí)也存在抖動(dòng)過(guò)程，會(huì )出現瞬變現象。若此時(shí)采集多路開(kāi)關(guān)的輸出信號，就可能引入很大的誤差。例如[2]：某計算機自動(dòng)數據采集與處理系統采集三個(gè)模擬量：水泵轉速、流量、壓力。三個(gè)模擬量對應的TTL電平分別為：1.5454V，1.5698V、2.9394V。采集系統從通道1、2、3分別對這三個(gè)模擬量連續采集10次，采集結果位于1.8554～1.8603、1.5625～1.5673、1.62207～1.62695之間，其中1、3、通道的誤差很大。研究發(fā)現，這種誤差是由于系統在多路開(kāi)關(guān)通斷切換未穩定下來(lái)就采集數據造成的。
消除抖動(dòng)的常用方法有兩種：一是用硬件電路來(lái)實(shí)現（硬件方法），即用RC濾波器除抖動(dòng)；另一種是用軟件延時(shí)的方法來(lái)解決（軟件方法）。在有μP的系統中，軟件方法
5 提高切換速度
多路開(kāi)關(guān)的切換速度與其自身的結構、工作條件以及外電路的情況都有關(guān)系。在實(shí)踐中應注意以下幾點(diǎn)：
所有的多路開(kāi)關(guān)的平均傳輸延遲時(shí)間tpd均隨VDD的升高而減小。以CD4051為例[3]，當VDD=5V時(shí)，tpd=720ns；當VDD=10V時(shí)，tpd=320ns；當VDD=15V時(shí)，tpd=240ns?？梢?jiàn)，適當提高多路開(kāi)關(guān)的電源電壓，可加快其開(kāi)關(guān)速度。
傳輸信號的信號源內阻Rs對多路開(kāi)關(guān)的切換時(shí)間有重要影響。分析表明：在其它條件不變的情況下，切換時(shí)間近似與Rs成正比，即Rs越小，開(kāi)關(guān)的動(dòng)作就越快。所以，對高內阻的信號源（一些傳感器就是如此），宜用阻抗變換器（如電阻跟隨器），將阻抗變低后再接入多路開(kāi)關(guān)。此外，減小Rs還可同時(shí)減小多路開(kāi)關(guān)的關(guān)斷漏電流造成的誤差。
當系統需要的信號通道數較多時(shí)，宜采用圖3所
示的兩級聯(lián)接方式。在圖3 中，假設系統共需要32個(gè)信號通道，將這32個(gè)通道分成4組，各組分別接至4個(gè)二級開(kāi)關(guān)，信號由二級開(kāi)關(guān)輸出。設每個(gè)開(kāi)關(guān)的輸出電容為C0，則輸出總電容由32Co至大約12Co，電路的時(shí)間常數減小，開(kāi)關(guān)速度提高。此外，這種聯(lián)接方式還可以使多路開(kāi)關(guān)的總關(guān)斷漏電流由31Iz降至大約10Iz（設每個(gè)開(kāi)關(guān)的關(guān)斷漏電流為Iz），從而減小關(guān)斷漏電流造成的誤差。對上述兩種作用，通道數越多效果越顯著(zhù)。當然，這種聯(lián)接方式需要的開(kāi)關(guān)數相對多些，選通控制也相對復雜些，因而主要用于信號通道數較多的場(chǎng)合。
目前市場(chǎng)上的多路開(kāi)關(guān)以RCA、AD、SILICONIX、MOTOROLA、MAXIN等公司的產(chǎn)品多見(jiàn)，種類(lèi)繁多，性能、價(jià)格差異較大（詳見(jiàn)有關(guān)公司的相關(guān)產(chǎn)品數據手冊）。選擇和使用多路開(kāi)關(guān)時(shí)，考慮的重點(diǎn)是滿(mǎn)足系統對信號傳輸精度和傳輸速度的要求，同時(shí)還必須注意以下兩點(diǎn)：第一，全面了解多路開(kāi)關(guān)的特性，否則可能出現難以預料的問(wèn)題。例如：CMOS多路開(kāi)關(guān)在電源切斷時(shí)是斷開(kāi)的，而結型FET多路開(kāi)關(guān)在電源切斷時(shí)是接通的。若未注意到這一點(diǎn)，就可能因電源的通斷而損壞有關(guān)芯片。
第二，多路開(kāi)關(guān)只有與相關(guān)電路合理搭配，協(xié)調工作，才能充分發(fā)揮其性能，甚至彌補某些性能的欠缺。否則，片面追求多路開(kāi)關(guān)的高性能，忽略與相關(guān)電路的搭配與協(xié)調，不但會(huì )造成成本與性能指標的浪費，而且往往收不到預期的效果。
此外，受芯片種類(lèi)或應用場(chǎng)合的限制，在實(shí)踐中往往有多余的通道。由于多路開(kāi)關(guān)的內部電路相互聯(lián)系，所以多余的通道可能產(chǎn)生干擾信號，必要時(shí)應作適當處理。例如[4]：測試多路開(kāi)關(guān)CC4097和CC4067時(shí)發(fā)現，所有多余通道的輸入端都必須接地，否則將產(chǎn)生干擾信號。
有關(guān)多路開(kāi)關(guān)的基本應用技術(shù)，許多文獻上都有介紹，本文不予述。
評論