基于PC104總線(xiàn)的429接口板
加入技術(shù)交流群
3 CPLD內部功能及實(shí)現
3.1 開(kāi)發(fā)流程描述
本系統中的CPLD使用Altera公司的MAX7000S系列可編程邏輯器件中的EPM7128SQC100-6型號，從最初的電路設計思想到MAX+PLUSII的波形仿真，再到CPLD芯片編程結束要經(jīng)過(guò)的一般開(kāi)發(fā)流程如圖4所示。
3.2 CPLD中的模塊設計
本設計中CPLD 的功能是實(shí)現ARINC429收發(fā)電路與接口板的接口總線(xiàn)PC104總線(xiàn)的數據通信。其功能模塊可以分為6部分，以下逐一介紹各模塊的功能及其實(shí)現的方法。
(1)產(chǎn)生AR1NC429控制器HS3282所需的TTCLK時(shí)鐘信號模塊
TTCLK即發(fā)射器時(shí)鐘信號，本設計中該信號有480 KHZ和1 MHZ兩種可選頻率，是由一個(gè)48 MHZ的晶振提供信號給CPLD，然后由CPLD編程產(chǎn)生480KHZ和1MHZ兩種信號以備選擇。該模塊用圖形編輯的方式實(shí)現。要產(chǎn)生3282所需要的480KHZ信號需要對輸入48MHZ信號進(jìn)行兩次10分頻，要產(chǎn)生1 MHZ信號需要對輸入信號進(jìn)行6分頻再8分頻。6分頻電路采用3個(gè)JK觸發(fā)器實(shí)現，8分頻電路采用74393實(shí)現，10分頻電路采用7490實(shí)現。
(2)產(chǎn)生復位信號/MR和控制發(fā)射器使能信號ENTX的信號ENT模塊
/MR是對3282的主復位信號，/MR將直接送到HS3282，而ENT將送到另一模塊中，用于控制發(fā)射器使能信號ENTX的產(chǎn)生，ENTX=ENT*/TXR，其中TXR為發(fā)送緩沖區空標志。該模塊也采用電路設計輸入方式。其電路主要由4個(gè)D型觸發(fā)器74LS74芯片來(lái)完成。輸入為總線(xiàn)驅動(dòng)器的前4個(gè)輸出，即D0～D3，時(shí)鐘脈沖為產(chǎn)生HS3282讀寫(xiě)信號模塊的一個(gè)輸出信號/WR3，輸出為兩個(gè)HS3282的復位信號/MR1和/MR2以及ENT1和ENT2。本模塊具體實(shí)現電路如圖5所示。
評論