<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 嵌入式系統 > 設計應用 > 基于單片機和FPGA的位移測量裝置的設計

基于單片機和FPGA的位移測量裝置的設計

作者: 時(shí)間:2010-12-03 來(lái)源:網(wǎng)絡(luò ) 收藏

摘要:基于電感式測量磁芯位移的原理,以為控制中心,由DDS產(chǎn)生的正弦信號經(jīng)差分放大,并經(jīng)過(guò)差動(dòng)變壓器的差分耦合,對兩路輸出信號放大整流后,采集數據,對所得的數據進(jìn)行處理,實(shí)現了磁芯位移的精確測量。本裝置可測量的位移范圍為-20~20 mm,絕對誤差不大于0.5 mm,C點(diǎn)的波形無(wú)失真,A、B點(diǎn)輸出的直流波形無(wú)波動(dòng),滿(mǎn)足測量范圍從-10~10 mm,絕對誤差不大于2 mm,并且采用直流電機驅動(dòng)磁棒移動(dòng),控制磁棒達到設定位移,位移絕對誤差不大于0.5 mm。采用液晶顯示和按鍵,實(shí)現了人機交互。此外還采取各種抗干擾措施,來(lái)提高系統工作的穩定性。
關(guān)鍵詞:DDS;差動(dòng)變壓器;有效值檢波;位移

位移廣泛應用于工業(yè)和控制領(lǐng)域,如過(guò)程檢測、物理測量和自動(dòng)控制等。由于其測量精度不高,往往滿(mǎn)足不了社會(huì )需求,也限制了的應用。因此,這里設計了一套基于的位移測量裝置,能夠實(shí)現較高的精度測量,同時(shí)也能夠達到較高的線(xiàn)性度,能夠在各種惡劣環(huán)境下替代人工工作,實(shí)現較高精度的測量,并具有一定的實(shí)用價(jià)值。

1 整體設計方案及實(shí)現框圖
系統整體實(shí)現框圖如圖1所示,由信號產(chǎn)生部分、差分放大部分、變壓器耦合部分、信號處理部分、數據采樣部分和處理及顯示部分組成。利用DDS技術(shù)產(chǎn)生的信號經(jīng)THS4503的差分放大之后送入差動(dòng)變壓器,差動(dòng)變壓器輸出的信號經(jīng)放大、整流以及濾波處理之后送入MAXl97采樣,采樣得到的數據經(jīng)處理單元處理后在上顯示測得的位移量。

a.JPG

2 理論分析與計算
2.1 DDS信號產(chǎn)生理論分析
在系統時(shí)鐘頻率和相位累加器位數一定的情況下,輸出波形頻率由頻率控制字決定。設M為所設計的相位累加器的位數,N為頻率控制字,則DDS系統輸出信號的頻率為
b.JPG
實(shí)驗中,激勵信號的頻率是100 kHz,采用的時(shí)鐘頻率是40 MHz,頻率控制字是24位,相位累加器的位數是29位。然后經(jīng)過(guò)D/A轉換器,輸出的信號經(jīng)一個(gè)截止頻率是150 kHz的有源低通濾波器輸出,得到穩定、連續平滑的波形。


上一頁(yè) 1 2 3 4 下一頁(yè)

關(guān)鍵詞: 傳感器 LCD 單片機 FPGA

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>