一種應用于A(yíng)RM7的CMOS圖像采集系統

配置的具體方法如下：采用三相寫(xiě)數據的方式，即在寫(xiě)寄存器過(guò)程中要先發(fā)送OV7640的ID地址，然后發(fā)送數據的目的寄存器地址，接著(zhù)為要寫(xiě)的數據。如果給連續的寄存器寫(xiě)數據，寫(xiě)完一個(gè)寄存器后，OV7640會(huì )自動(dòng)把寄存器地址加1，程序可繼續向下寫(xiě)，而不需要再次輸入地址，從而三相寫(xiě)數據變?yōu)榱藘上鄬?xiě)數據，由于本系統中只需要對有限個(gè)不連續寄存器的數據進(jìn)行更改，如果采用對全部寄存器都加以配置這一方法的話(huà)，會(huì )浪費很多時(shí)間和資源，所以我們只對需要更改數據的寄存器進(jìn)行寫(xiě)數據。對于每一個(gè)變化的寄存器，都采用三相寫(xiě)數據的方法。三相寫(xiě)數據的傳輸周期如圖３所示。

2) 圖像數據的采集

系統配置完畢后，將進(jìn)行圖像數據的采集。在采集圖像的過(guò)程中，最主要的是判別一幀圖像數據的開(kāi)始和結束時(shí)刻。在仔細研究了OV7640輸出同步信號（VSYNC是垂直同步信號、HREF是水平同步信號、PCLK是輸出數據同步信號）的基礎上，用C語(yǔ)言實(shí)現了采集過(guò)程起始點(diǎn)的精確控制。圖４表示了圖像采集期間三個(gè)同步信號的時(shí)序關(guān)系示意圖。

VSYNC的上升沿表示一幀新的圖像的到來(lái)，下降沿表示一幀圖像數據采集的開(kāi)始（CMOS圖像傳感器是按列采集圖像的）。HREF是水平同步信號，其上升沿表示一列圖像數據的開(kāi)始。PCLK是輸出數據同步信號。當HREF為高電平期間，才能開(kāi)始有效的數據采集，PCLK下降沿的到來(lái)表明數據的產(chǎn)生，PCLK每出現一個(gè)下降沿傳輸一位數據。HREF為高電平期間共傳輸640位數據。在一幀圖像中，即VSYNC為低電平期間，HREF出現480次高電平。當下一個(gè)VSYNC信號的上升沿到來(lái)時(shí)，就表明分辨率640*480的圖像采集過(guò)程結束。

4. 軟件編程設計

本文的軟件設計是運行于uCLinux環(huán)境下的標準Ｃ程序。軟件設計的主要步驟是，在系統加電時(shí)，對系統進(jìn)行初始化，包括S3C4510B的初始化和SCCB的配置，配置完后，當接受到開(kāi)始采集信號后，根據同步信號的狀態(tài)判斷是否開(kāi)始采集數據，采集完一幀圖像后將數據存入FLASH中。由于篇幅有限，下面給出了采集部分的程序代碼：