UPD78F0411 時(shí)鐘控制（2）
加入技術(shù)交流群
UPD78F0411 時(shí)鐘控制（2）
1.4 控制內部低速振蕩時(shí)鐘示例
內部低速振蕩時(shí)鐘不能用作CPU 時(shí)鐘。
只有如下外部硬件可以使用這個(gè)時(shí)鐘。
看門(mén)狗定時(shí)器
8 位定時(shí)器H1 (選擇fRL, fRL/27 或fRL/29 作為計數時(shí)鐘時(shí))
LCD控制器/驅動(dòng)器(選擇fRL/23 作為L(cháng)CD 時(shí)鐘源時(shí))
此外，可以通過(guò)選項字節選擇如下操作模式。
內部低速振蕩器不能停止
內部低速振蕩器可由軟件停止
在復位釋放后內部低速振蕩器自動(dòng)開(kāi)始振蕩，并且如果通過(guò)選項字節允許看門(mén)狗定時(shí)器操作，則驅動(dòng)看門(mén)狗定時(shí)器
(240 kHz (TYP.))。
(1) 停止內部低速振蕩時(shí)鐘時(shí)設置過(guò)程示例
1> 將LSRSTOP 置1 (RCM 寄存器)
LSRSTOP 置1 時(shí)，停止內部低速振蕩時(shí)鐘。
(2) 內部低速振蕩時(shí)鐘重新振蕩時(shí)設置過(guò)程示例
1> LSRSTOP 清零(RCM寄存器)
LSRSTOP 清零時(shí)，內部低速振蕩時(shí)鐘重新振蕩。
注意事項如果通過(guò)選項字節選擇“不能停止內部低速振蕩器”，則不能控制內部低速振蕩時(shí)鐘的振蕩。
1.5 CPU 和外部硬件所采用的時(shí)鐘
下表顯示了CPU 和外部硬件采用的時(shí)鐘之間的關(guān)系及寄存器的設置。
備注1. XSEL: 主時(shí)鐘模式寄存器(MCM)的第2 位
2. CSS: 處理器時(shí)鐘控制寄存器(PCC)的第4 位
3. MCM0: MCM的第0 位
4. EXCLK: 時(shí)鐘操作模式選擇寄存器(OSCCTL)的第7 位
5. X:不必考慮
1.6 CPU 時(shí)鐘狀態(tài)轉換圖
圖5-15 顯示了該產(chǎn)品CPU 時(shí)鐘狀態(tài)轉換圖。
備注在2.7 V/1.59 V POC 模式下(選項字節: POCMODE = 1)，當供電電壓超過(guò)2.7V(TYP.)時(shí)CPU 時(shí)鐘狀態(tài)轉換為上圖所示的(A)，而在復位處理后(11 ～ 47 μs (TYP.))變到(B)。
表5-5 顯示了CPU 時(shí)鐘的切換過(guò)程與SFR 寄存器設置示例
表5-5. CPU 時(shí)鐘切換與SFR 寄存器設置示例
(1) 復位釋放后(A)CPU 使用內部高速振蕩時(shí)鐘(B)
| 狀態(tài)轉換 | SFR 寄存器設置 |
| (A) →(B) | SFR 寄存器不必設置(復位釋放后默認狀態(tài)). |
(2) 復位釋放后(A)CPU 使用高速系統時(shí)鐘(C)
(復位釋放后CPU 立即使用內部高速振蕩時(shí)鐘(B)。
注意事項供電電壓達到所用時(shí)鐘的操作電壓后，設置時(shí)鐘。
(3) 復位釋放后(A)CPU 使用副系統時(shí)鐘(D)
(復位釋放后CPU 立即使用內部高速振蕩時(shí)鐘(B)。
備注1. 表5-5 的(A) 到(I)對應圖5-15 的(A)到(I)。
2. EXCLK, OSCSEL, OSCSELS:
時(shí)鐘操作模式選擇寄存器(OSCCTL)的第7、6 位和第4 位
MSTOP: 主OSC 控制寄存器(MOC)的第7 位
XSEL, MCM0: 主時(shí)鐘模式寄存器(MCM)的第2 位與第0 位
CSS: 處理器時(shí)鐘控制寄存器(PCC)的第4 位
(4) CPU 時(shí)鐘從內部高速振蕩時(shí)鐘(B)切換到高速系統時(shí)鐘(C)
注復位釋放后該標志只能被修改一次。如果已經(jīng)設置了該項，則無(wú)需再設置。
注意事項供電電壓達到所用時(shí)鐘的操作電壓后，設置時(shí)鐘(參見(jiàn)第二十七章電氣特性(標準產(chǎn)品)) 。
(5) CPU 時(shí)鐘從內部高速振蕩時(shí)鐘(B)切換到副系統時(shí)鐘(D)
備注1. 表5-5 的(A) 到(I)對應圖5-15 的(A)到(I)。
2. EXCLK, OSCSEL, OSCSELS:
時(shí)鐘操作模式選擇寄存器(OSCCTL)的第7、6 位和第4 位
MSTOP: 主OSC 控制寄存器(MOC)的第7 位
XSEL, MCM0: 主時(shí)鐘模式寄存器(MCM)的第2 位與第0 位
CSS: 處理器時(shí)鐘控制寄存器(PCC)的第4 位
(6) CPU 時(shí)鐘從高速系統時(shí)鐘(C)切換到內部高速振蕩時(shí)鐘(B)
(7) CPU 時(shí)鐘從高速系統時(shí)鐘(C)切換到副系統時(shí)鐘(D)
(8) CPU時(shí)鐘從副系統時(shí)鐘(D)切換到內部高速振蕩時(shí)鐘(B)
備注1. 表5-5 的(A) 到(I)對應圖5-15 的(A)到(I)。
2. MCM0: 主時(shí)鐘模式寄存器(MCM)的第0 位
OSCSELS: 時(shí)鐘操作模式選擇寄存器(OSCCTL)的第4 位
RSTS, RSTOP: 內部振蕩模式寄存器(RCM)的第7 位和第0 位
CSS: 處理器時(shí)鐘控制寄存器(PCC)的第4 位
(9) CPU 時(shí)鐘從副系統時(shí)鐘(D)切換到高速系統時(shí)鐘(C)
評論