基于MCU CPLD變壓器測試系統的設計與實(shí)現

1 引言

BX型信號變壓器，BG型軌道變壓器和ZG型硅整流器作為鐵路信號電器設備的前端，其工作的穩定性、準確性直接關(guān)系到行車(chē)安全，變壓器的可靠檢測是嚴抓質(zhì)量的第一步，對于生產(chǎn)廠(chǎng)家而言，測試流程不允許抽樣，且測試結果應留檔。本套測試系統用來(lái)測試鐵路變壓器的各種要求參數，包括原邊空載電流、次邊空載電壓、次邊帶載電壓電流，變壓器絕緣電阻、原邊電壓頻率，測量結果精度要求3%，測試系統分為上下位機兩大部分，下位機運用智能儀表的設計思想，在MCU和CPLD控制基礎上對各種要求測試參數分別進(jìn)行自動(dòng)測試，上位機上采用VC++6.0編寫(xiě)軟件實(shí)現串口通訊，歸類(lèi)統計并判斷是否合格，存儲打印結果，系統滿(mǎn)足操作簡(jiǎn)單可靠，提高效率，減少誤差。

2 功能介紹

下位機以80C196KC作為控制中樞，其主程序框圖見(jiàn)圖1，變壓器接入測試儀測試端后接通電源，打開(kāi)測試儀，測試儀首先進(jìn)行初始化，包括PSD，全局變量、串口、中斷8253計數器，LCD等的初始化，然后進(jìn)行自檢，包括檢查測試儀內部電路是否正常，是否響鈴（由變壓器輸入端電壓接反引起的報警），連續檢測8個(gè)周期的輸入端電壓并判斷輸入電源是否接好，電壓是否正常，通訊是否正常，自檢過(guò)程是串級檢測（任一項自檢不合格就閃燈報警），MCU根據鍵入值顯示工作狀態(tài)，并調用子程序處理，人工輸入變壓器型號，監測儀進(jìn)入設置狀態(tài)，控制相應繼電器動(dòng)作，將該變壓器所有副邊繞組接入測試端，并選擇合適量程，進(jìn)入測試狀態(tài)，測完參數后MCU進(jìn)行處理并顯示相應變壓器測試結果，進(jìn)入判斷狀態(tài)，判斷變壓器是否合格，不合格則觸發(fā)蜂鳴器報警，根據要求進(jìn)入通訊狀態(tài)，向上位機發(fā)送和接收數據。

本設計采用MAX7000系列的EPM7128兩塊，其中第一塊CPLD（1）的主要功能如下：

（1）與A/D芯片（MAX125）相應片腳連接，控制模/數轉換并讀入其結果，MAX125為并行輸出，是以字進(jìn)行操作的，所以一次要讀14位，用兩個(gè)字節鎖存。

（2）通過(guò)系統總線(xiàn)，將A/D轉換結果傳給80C196進(jìn)行處理。

（3）將80C196處理過(guò)的需顯示的數據緩沖，產(chǎn)生LCD的數據（8位）總線(xiàn)驅動(dòng)。

（4）鍵盤(pán)響應。

（5）JTAG功能。

第二塊CPLD（簡(jiǎn)稱(chēng)CPLD（2））依據MCU發(fā)出的指令或輸入型號譯碼后驅動(dòng)控制與該型號二次繞組對應的繼電器吸合與釋放動(dòng)作，并選擇量程。由于繼電器沒(méi)有地址，所有操作他的數據必須同時(shí)發(fā)送，即使只改變一個(gè)繼電器的狀態(tài)，仍然要把沒(méi)有改變的繼電器的數據同時(shí)送給CPLD鎖存，所以譯碼是必需的。

CPLD的功能結構示意圖如圖2所示，可以認為，CPLD在下位機中起著(zhù)重要的關(guān)聯(lián)作用，一方面，他與MCU相互通訊，并受MCU控制，另一方面，CPLD又執行著(zhù)對前端電路、鍵盤(pán)、LCD和繼電器板等的操作任務(wù)，所以從系統總體的角度出發(fā)，CPLD完成一些接口功能。

3 頻率跟蹤測量技術(shù)

本系統需要對變壓器的電壓、電流和頻率等進(jìn)行交流采樣，而交流采樣應用成功與否，頻率的準確測量是一個(gè)關(guān)鍵，因為我們是取8個(gè)正常采樣周期的平均電壓、電流值，而且由于不同型號變壓器的輸出頻率不一，本身也需要測量頻率。響應時(shí)間、測量精度以及硬件要求是測頻方法的主要指標。

我們可以定量分析一下由電壓信號頻率波動(dòng)所引起的電壓信號有效值誤差的大小。

一般工頻頻率的波動(dòng)常常要到0.1Hz以上，即δf>0.1/50=0.5%，則對電壓信號有效值的影響要達到0.25%，所以應實(shí)現采樣頻率對工頻頻率的在線(xiàn)自動(dòng)跟蹤，以保證測量精度。

考慮到系統的頻率不是變化很快，要實(shí)現采樣頻率隨系統工頻的變化而實(shí)時(shí)調整，可先測得系統的頻率前一周期對應的計數值Tc（以單片機系統的定時(shí)器時(shí)鐘周期為單位），然后根據每周波采樣點(diǎn)數（N），適時(shí)計算出每一采樣間隔計數值Tsj。

間隔計數值：

Tsj=Tc/N （2）

則以Tsj為周期進(jìn)行采樣，即可實(shí)現采樣頻率的實(shí)時(shí)跟蹤，保證了交流等間隔采樣，為實(shí)現這一過(guò)程，通常采用的電路結構為：來(lái)自電壓（流）互感器的電壓（流）經(jīng)過(guò)低通濾波器和跟隨器，經(jīng)過(guò)零比較器（可用LM339）整形成方波，經(jīng)光耦（如4N35）送到80C196KC的高速輸入接口 HS1.0利用方波的上升沿觸發(fā)高速輸入中斷，側得每個(gè)工頻周期計數值Tc。單片機由式（2）計算得到采樣間隔時(shí)間Tsj。以Tsj為時(shí)間間隔，設置軟件定時(shí)器中斷，在軟件定時(shí)器中斷中進(jìn)行采樣間隔設置，主程序根據其確定啟動(dòng)A/D的時(shí)間間隔，完成周期誤差的大大減少和采樣頻率的實(shí)時(shí)跟蹤。

4 CPLD模塊設計

明確了CPLD的主要作用后，我們在Max+Plus II軟件上用VHDL語(yǔ)言分別實(shí)現這些模塊功能，設計包括4個(gè)階段：設計輸入、設計處理、設計驗證和器件編程。VHDL主要用于描述數字系統的結構、行為、功能和接口。非常適用于可編程邏輯芯片的應用設計。

4.1 主要模塊進(jìn)程

系統檢測變壓器時(shí)，MCU在正常初始化后，有鍵盤(pán)輸入時(shí)會(huì )要求CPLD運行按鍵響應進(jìn)程；CPLD根據所鍵入型號運行繼電器控制進(jìn)程，操作繼電器板，并上傳操作結果，MCU在認為前述操作正常后，才會(huì )要求CPLD啟動(dòng)對A/D控制的進(jìn)程，模/數轉換結果會(huì )送給MCU；MCU對轉換結果進(jìn)行處理后，又會(huì )要求CPLD運行顯示進(jìn)程，顯示結果LCD上。

4.2 仿真