LED顯示屏發(fā)送卡設計

在現有LED顯示屏發(fā)送卡的基礎上，這里設計了一種無(wú)外接存儲體的LED顯示屏發(fā)送卡，如圖1.

圖1 LED顯示屏發(fā)送卡原理圖

該發(fā)送卡由DVI模塊、FPGA控制器、兩路千兆網(wǎng)輸出模塊構成。DVl解碼芯片將解碼得到的數據和控制信號傳給FPGA控制器，FPGA通過(guò)內部的RAM 進(jìn)行緩存，并做了更換時(shí)鐘域和位寬變換的操作，然后將處理后的數據通過(guò)千兆網(wǎng)輸出。對分辨率1280×1024，刷新頻率為60Hz的實(shí)時(shí)視頻源，這里采用垂直分區的方法，即將滿(mǎn)屏數據平均分成兩路千兆網(wǎng)輸出，每一路千兆傳輸640X 1024，如圖2所示。

圖2視頻數據分區圖

實(shí)現方法

由圖1的基本框圖看出，該發(fā)送卡的設計除了搭建好硬件平臺外，最重要的是FPGA控制器內部程序的設計。發(fā)送卡的FPGA控制器內部原理框圖如圖3所示。

圖3 FPGA控制器的內部原理框圖

FPGA控制器的內部邏輯包括數據輸入模塊、雙口RAM 及其控制模塊、24bit轉8bit模塊、千兆網(wǎng)輸出模塊。數據輸入模塊將輸入的DVI信號(包括數據、時(shí)鐘、使能、行場(chǎng)同步信號)分配給后端的RAM 和RAM 控制模塊，并控制著(zhù)整個(gè)系統的同步;RAM控制模塊控制RAM 的讀寫(xiě)操作，尤其是對開(kāi)始寫(xiě)、寫(xiě)停、開(kāi)始讀、讀停這4個(gè)狀態(tài)的控制：從RAM 輸出的數據經(jīng)過(guò)并串轉換后傳輸給千兆網(wǎng)輸出模塊，千兆網(wǎng)輸出模塊則按照一定的網(wǎng)絡(luò )格式將接收到的數據進(jìn)行打包輸出 。圖2提到的將數據分區發(fā)送，該方法能夠將滿(mǎn)屏數據平均分成兩路千兆網(wǎng)輸出。以下就以垂直分區的方法分析其數據流向、時(shí)鐘變化和傳輸時(shí)間差。對于一路千兆網(wǎng)數據而言，采用1個(gè)雙口RAM設計，RAM 的深度設置為640，輸入和輸出字長(cháng)均設置為24bit，讀寫(xiě)時(shí)鐘和使能分別獨立，如圖4所示。

圖4一路千兆網(wǎng)數據傳輸的雙口RAM 配置

其中，數據輸入和寫(xiě)時(shí)鐘分別為DVI解碼芯片解碼后的24bit圖像數據DVI-DATA [23：0]和時(shí)鐘WRAM_CLK，讀RAM 的時(shí)鐘為千兆網(wǎng)時(shí)鐘RMll-CLK (125M) 三分頻后得到的時(shí)鐘RRAM-CLK(41.66MHz)，這樣，后端再通過(guò)一個(gè)24bit轉8bit模塊即可將數據進(jìn)行實(shí)時(shí)傳輸。

圖5 24bit轉8bit模塊

如圖5所示，通過(guò)RRAM-CLK(41.66MHz)時(shí)鐘從RAM 中讀出一個(gè)像素的數據，然后再通過(guò)3個(gè)RMIl-CLK(125M)傳輸給千兆網(wǎng)，即做了一個(gè)實(shí)時(shí)的并串轉化。如此流水操作下去，當從RAM 中讀完640個(gè)像素時(shí)，千兆網(wǎng)控制模塊將停止讀RAM操作，等待下一行數據的到來(lái)。當DVI解碼后的下一行數據一旦往RAM 中存儲的時(shí)候(至少已經(jīng)往其中存儲了1個(gè)像素)，千兆網(wǎng)控制模塊又開(kāi)始從RAM 中讀取數據，如此循環(huán)，直到第1024行數據的640個(gè)像素數據被傳輸完。

在這里，實(shí)時(shí)傳輸具有如下特點(diǎn)：(1)往RAM中存數據和從RAM 中取數據同時(shí)進(jìn)行;(2)存RAM 的速度快，讀RAM 的速度慢;(3)對寫(xiě)RAM操作，先把規定的數據存完，用時(shí)為t ，然后進(jìn)入等待階段 (t=t1-t2為行周期);對讀RAM 操作，把存好數通過(guò) 的時(shí)間傳輸出去，必須滿(mǎn)足t3

標準的分辨率1280 X 1024，刷新頻率為60Hz的行時(shí)鐘為64KHz，周期為t=15.625微秒;而從RAM 中讀完半行像素(640個(gè))數據的時(shí)間是：t3=(1/41.66MHz)X640=15.36微秒。顯然，在一個(gè)行周期里，只往外傳出半行的數據，傳輸時(shí)間差t-t3=265ns>0，且該時(shí)間差滿(mǎn)足千兆網(wǎng)傳輸所必需數據包間隔。由于寫(xiě)RAM 的時(shí)鐘(108MHz)比讀RAM 的時(shí)鐘(41.66MHz)快得多，所以在寫(xiě)RAM 的同時(shí)可以對RAM 進(jìn)行讀操作(至少已經(jīng)往RAM 存儲了1個(gè)像素)，邊寫(xiě)邊讀，實(shí)現了視頻數據的實(shí)時(shí)傳輸。同理，另外一路的千兆網(wǎng)設計與此相同。