<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>

新聞中心

EEPW首頁(yè) > 光電顯示 > 設計應用 > 基于FPGA+MCU的大型LED顯示屏系統設計

基于FPGA+MCU的大型LED顯示屏系統設計

作者: 時(shí)間:2012-02-28 來(lái)源:網(wǎng)絡(luò ) 收藏

傳統的以單片機、ARM 或PLD為核心控制芯片,以為核心的led控制實(shí)現起來(lái)比較復雜,并且需要以高性能的芯片作為基礎,而以微處理器為核心的控制不夠靈活,在改變屏幕顯示尺寸時(shí),需要大幅修改系統,PLD雖在處理速度上有較大提高且能很好地控制多模塊顯示,但其在時(shí)序電路描述方面明顯不如。提出了FPGA與單片機LED顯示屏系統方案,該系統中FPGA為主控制單元,單片機為掃描控制單元,該方案簡(jiǎn)化電路,提高系統的靈活性和可靠性。實(shí)踐仿真結果表明:系統顯示內容較多,能較好地支持彩色顯示,降低了功耗,實(shí)現了現場(chǎng)實(shí)時(shí)控制顯示。

本文引用地址:http://dyxdggzs.com/article/168397.htm

隨著(zhù)平板顯示技術(shù)的不斷更新,LED顯示系統利用發(fā)光二極管構成的點(diǎn)陣模塊或像素單元組成大面積顯示屏,主要顯示字符、圖像等信息,具有低功耗、低成本、高亮度、長(cháng)壽命、寬視角等優(yōu)點(diǎn)。近年來(lái)廣泛應用在證券交易所、車(chē)站機場(chǎng)、體育場(chǎng)館、道路交通、廣告媒體等場(chǎng)所。

通常用單一單片機作為主控器件控制和協(xié)調大屏幕顯示。由多片單片機構成的多處理器系統,其中一片作為主CPU,其他作為子CPU共同控制大屏幕的顯示,該系統可以減輕主CPU 的負擔,提高了LED點(diǎn)陣的刷新頻率。但單片機的驅動(dòng)頻率有限,無(wú)法驅動(dòng)等分辨率LED屏幕,尤其是對于多灰度級彩色大屏幕,數據送到顯示屏之前要進(jìn)行灰度調制重現圖像的色彩,對數據的處理速度要求更高,單片機控制在速度上無(wú)法滿(mǎn)足上述要求。因此該方案主要應用于實(shí)時(shí)性要求不高的場(chǎng)合,主要進(jìn)行一些文字、圖片等靜態(tài)異步顯示的控制。視頻圖像信號頻率高、數據量大,要求實(shí)時(shí)處理,采用FPGA/CPLD設計控制電路,其中的同步控制、主從控制、讀寫(xiě)控制和灰度調制等大量電路進(jìn)行了集成,簡(jiǎn)化系統結構,便于調試且系統結構緊湊,工作可靠。與單片機控制電路相比,電路結構明顯簡(jiǎn)潔,電路的面積減小,可靠性增強,調試也更為簡(jiǎn)單,由于FPGA/CPLD可以并行處理多個(gè)進(jìn)程,比起單片機對任務(wù)的順序處理效率更高,點(diǎn)陣的刷新頻率也隨之提高。

對實(shí)時(shí)性要求較高、數據量較大的場(chǎng)合下,可編程邏輯器件是首選的核心數據處理器。本系統考慮對于傳輸視頻數據大小和驅動(dòng)LED大屏幕刷新頻率的要求,LED發(fā)送卡、接收卡均采用FPGA作為核心處理器,筆者選擇Xilinx公司90nm工藝制造的XC3S250E-FTG256,內有25萬(wàn)邏輯門(mén),最高頻率可以達到600MHz,完全可以滿(mǎn)足系統速度的要求在系統中作為掃描控制單元,同時(shí)以芯片為主控制單元。采用該方案可以有效簡(jiǎn)化顯示屏的電路結構,從而提高了整個(gè)控制系統的靈活性和可靠性。

1 系統的組成和工作原理

該系統采用89C51單片機和SDRAM 組成控制中心,由Xilinx公司的FPGA的90nm工藝制造的XC3S250E-FTG256和RAM 組成掃描控制模塊,以FLASH作為存儲器模塊,采用以太網(wǎng)傳輸數據,組成LED屏的控制系統。系統結構如圖1所示。其工作原理為:主機通過(guò)TFTP協(xié)議將圖片傳輸給系統以太網(wǎng)接口模塊,以太網(wǎng)接口模塊解析協(xié)議,接收圖片數據,然后將數據傳輸給MCU,MCU 將接收到的數據寫(xiě)入存儲模塊NAND FLASH.在顯示時(shí),MCU讀取FLASH 中的數據,通過(guò)SPI接口將數據傳輸給FPGA掃描控制模塊,經(jīng)掃描控制模塊處理后傳輸到LED屏幕上顯示。

圖1 基于FPGA和MCU的LED顯示屏控制系統框圖

2 硬件系統設計

2.1存儲器電路設計

本系統中需要用2片RAM 芯片作為緩存來(lái)存儲視頻數據,并以乒乓方式進(jìn)行快速讀寫(xiě)操作。目前主要有動(dòng)態(tài)存儲器(DRAM)和靜態(tài)存儲器(SRAM),SRAM 的讀寫(xiě)時(shí)間短,靜態(tài)功耗比較低,總線(xiàn)利用率高,它不需要刷新電路就能保存內部存儲的數據,但是它的集成度較低,相同的容量占用體積大,價(jià)格較高,主要用于性能要求較高的領(lǐng)域。

DRAM 只能將數據保持很短的時(shí)間,它使用電容存儲,必須經(jīng)常刷新電路來(lái)保存數據,它的讀寫(xiě)過(guò)程比較復雜,時(shí)間較長(cháng),動(dòng)態(tài)功耗較大,總線(xiàn)利用率比較低。不過(guò)DRAM 的存儲容量大,價(jià)格便宜,被大量用在服務(wù)器和電腦中。由于DRAM 讀寫(xiě)過(guò)程比較復雜,本系統要求存儲器有快速的讀寫(xiě)響應,所以設計中選用SRAM 作為存儲器。本系統所用的LED屏大小為512×64,每個(gè)像素數據(RGB)占用24bit,則一場(chǎng)畫(huà)面的數據量為512×64×24=768kbits.本設計選用ISSI公司的IS61LV25616芯片來(lái)存儲視頻數據。SAA7111輸出16bit視頻信號,16位數據線(xiàn)正好方便存儲數據。它的容量為256×1 024×16bit,足夠存儲一場(chǎng)視頻數據,并有留有充足的容量供系統以后的升級。SRAM 的電路設計如圖2所示。

圖2 SRAM 電路


上一頁(yè) 1 2 3 下一頁(yè)

評論


相關(guān)推薦

技術(shù)專(zhuān)區

關(guān)閉
国产精品自在自线亚洲|国产精品无圣光一区二区|国产日产欧洲无码视频|久久久一本精品99久久K精品66|欧美人与动牲交片免费播放
<dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><small id="yhprb"></small><dfn id="yhprb"></dfn><small id="yhprb"><delect id="yhprb"></delect></small><small id="yhprb"></small><small id="yhprb"></small> <delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"></dfn><dfn id="yhprb"></dfn><s id="yhprb"><noframes id="yhprb"><small id="yhprb"><dfn id="yhprb"></dfn></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><small id="yhprb"></small><dfn id="yhprb"><delect id="yhprb"></delect></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn> <small id="yhprb"></small><delect id="yhprb"><strike id="yhprb"></strike></delect><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn><dfn id="yhprb"><s id="yhprb"><strike id="yhprb"></strike></s></dfn><dfn id="yhprb"><s id="yhprb"></s></dfn>