三階電荷泵鎖相環(huán)系統級設計與仿真驗證

摘   要： 本文采用鎖相環(huán)開(kāi)環(huán)傳輸函數波特圖對三階電荷泵鎖相環(huán)進(jìn)行了系統級設計，并且對相位裕度與建立時(shí)間，穩定性與環(huán)路帶寬這兩對矛盾進(jìn)行了權衡。然后在SIMULINK中建立了包含電荷泵鎖相環(huán)離散時(shí)間特性和非線(xiàn)性本質(zhì)的行為模型，并進(jìn)行了仿真驗證。

關(guān)鍵詞： 電荷泵鎖相環(huán)； 時(shí)鐘合成器；  波特圖；  行為模型

引言

鎖相環(huán)是現代通信系統中的關(guān)鍵模塊，通常集成在系統芯片上，其主要應用領(lǐng)域為：數據通信中的時(shí)鐘與數據恢復、無(wú)線(xiàn)通信中的頻率合成器、微處理器中的時(shí)鐘合成與同步等。電荷泵鎖相環(huán)是當今最流行的鎖相環(huán)結構，為了減小壓控振蕩器控制電壓的紋波，它采用了二階無(wú)源環(huán)路濾波器，這樣就構成了三階電荷泵鎖相環(huán)。系統級設計與仿真驗證是鎖相環(huán)設計的第一步和關(guān)鍵的一步。本文對一種用作時(shí)鐘倍頻器的三階電荷泵鎖相環(huán)進(jìn)行了系統級設計與仿真驗證，仿真環(huán)境采用SIMULINK。

圖1  電荷泵鎖相環(huán)結構

圖2  相位域模型

圖3  電荷泵鎖相環(huán)行為模型

電荷泵鎖相環(huán)的基本原理與設計方法

用作時(shí)鐘倍頻器的三階電荷泵鎖相環(huán)結構如圖1所示，包括由晶體振蕩器產(chǎn)生的參考時(shí)鐘、鑒頻鑒相器、電荷泵、環(huán)路濾波器、壓控振蕩器和分頻器。鑒頻鑒相器比較兩個(gè)信號的相位與頻率差，并產(chǎn)生控制信號給電荷泵，電荷泵相應地給環(huán)路濾波器充放電。壓控振蕩器的輸出頻率正比于環(huán)路濾波器上的控制電壓，最終使參考時(shí)鐘與分頻器的輸出信號同頻同相，即壓控振蕩器的輸出信號頻率為參考時(shí)鐘頻率的N倍。

一個(gè)電荷泵鎖相環(huán)的工作過(guò)程分為頻率牽引過(guò)程和相位鎖定過(guò)程，頻率牽引過(guò)程是一個(gè)完全的非線(xiàn)性過(guò)程，相位鎖定過(guò)程是一個(gè)近似的線(xiàn)性過(guò)程。電荷泵鎖相環(huán)本質(zhì)上是一個(gè)離散時(shí)間采樣的動(dòng)態(tài)系統，當環(huán)路帶寬遠遠小于參考時(shí)鐘頻率時(shí)，可以采用連續時(shí)間近似；當相位誤差在鑒頻鑒相器的鑒相范圍內時(shí)，可以采用線(xiàn)性近似。這樣，當電荷泵鎖相環(huán)處于相位鎖定過(guò)程時(shí)，就可以得到一個(gè)線(xiàn)性連續時(shí)間的相位域模型，如圖2所示。其中Kpfdcp是鑒頻鑒相器和電荷泵一起構成的鑒相器增益，并有Kpfdcp=Ip/2p，Ip為電荷泵的充放電電流，Kvco為壓控振蕩器的增益，N為分頻器的分頻比，F(s)為環(huán)路濾波器的傳輸函數。一階無(wú)源環(huán)路濾波器由一個(gè)電容C1與一個(gè)電阻R1串聯(lián)構成，二階無(wú)源環(huán)路濾波器中再加上一個(gè)電容C2與先前的R1C1并聯(lián)來(lái)減小控制電壓紋波，從而得：

下面討論用開(kāi)環(huán)傳輸函數的波特圖對三階電荷泵鎖相環(huán)進(jìn)行系統級設計的方法，由圖2可以得到開(kāi)環(huán)傳輸函數為：

令開(kāi)環(huán)傳輸函數的單位增益帶寬為Wu，為了使開(kāi)環(huán)傳輸函數在單位增益帶寬下的相位裕度最大，設G(s)的零點(diǎn)低于Wu，即Wz=Wu/X；同時(shí)設G(s)的極點(diǎn)以相同的比例因子高于Wu，即Wp=XWu，則開(kāi)環(huán)傳輸函數被改寫(xiě)為：
  
開(kāi)環(huán)傳輸函數在單位增益帶寬的相位裕度為：

同時(shí)得開(kāi)環(huán)傳輸函數單位增益帶寬為：
                         
因此，可以把開(kāi)環(huán)傳輸函數進(jìn)一步改寫(xiě)為：

從而得出三階電荷泵鎖相環(huán)的閉環(huán)傳輸函數為：

在本文設計的時(shí)鐘倍頻器中，晶振輸入的參考時(shí)鐘頻率為25MHz，壓控振蕩器的輸出增益為，電荷泵電流為100mA，分頻器的分頻比N=16。跟據前面的電路參數，電荷泵鎖相環(huán)的環(huán)路增益相對較高，為了保證電荷泵鎖相環(huán)的穩定性，并抑制控制電壓上的紋波，所以將此時(shí)鐘倍頻器中的三階電荷泵鎖相環(huán)設計成窄帶鎖相環(huán)，其開(kāi)環(huán)單位增益帶寬為fu=Wu/2p=0.317MHz。同時(shí)，為了有相當的開(kāi)環(huán)相位裕度和較快的閉環(huán)線(xiàn)性建立時(shí)間，取開(kāi)環(huán)傳輸函數在單位增益帶寬的相位裕度，則有X=2.45。 最后得到C1=0.4167nF，C2=0.0833nF和R1=2.88KW。

圖4  輸入相位階躍時(shí)的波形

 圖5  輸入頻率階躍時(shí)的波形

電荷泵鎖相環(huán)在SIMULINK中的建模與仿真

為了對所設計的三階電荷泵鎖相環(huán)進(jìn)行系統級驗證并分析其動(dòng)態(tài)特性，本文在通用的仿真環(huán)境SIMULINK中建立了其行為模型，并進(jìn)行了動(dòng)態(tài)特性的仿真驗證。

整個(gè)用作時(shí)鐘生成器的三階電荷泵鎖相環(huán)在SIMULINK中的行為模型如圖3所示，其中鑒頻鑒相器由兩個(gè)帶使能的D觸發(fā)器、一個(gè)與運算、一個(gè)非運算和一個(gè)延遲單元組成，兩個(gè)D觸發(fā)器的Q輸出端一方面作為控制信號up、down傳送給電荷泵，另一方面作為反饋信號產(chǎn)生與運算的復位信號；用一個(gè)脈沖發(fā)生器來(lái)代替參考時(shí)鐘，并與一個(gè)D觸發(fā)器的CLK端相連，另一個(gè)D觸發(fā)器的CLK端接分頻器的輸出信號。

電荷泵被模擬為一個(gè)減運算和一個(gè)增益級，增益級的增益為電荷泵的電流。二階無(wú)源環(huán)路濾波器被模擬為一個(gè)積分環(huán)節、一個(gè)增益級和一個(gè)傳輸函數環(huán)節，相應的參數由環(huán)路濾波器的傳輸函數F(s)確定。壓控振蕩器被模擬為一個(gè)增益級、一個(gè)相加運算、一個(gè)積分環(huán)節、一個(gè)模2p運算和一個(gè)開(kāi)關(guān)環(huán)節，其中增益級的增益為壓控振蕩器的增益Kvco，相加運算的另一輸入端接的恒量是壓控振蕩器的中心頻率，積分環(huán)節將頻率變?yōu)橄辔?，?p運算把相位信號變?yōu)橹芷跒?p的鋸齒波信號，開(kāi)關(guān)環(huán)節再把周期為2p的鋸齒波信號變?yōu)榉讲〞r(shí)鐘信號。分頻器由四個(gè)異步二分頻器級連而成，每個(gè)異步二分頻器均是由!Q端與D端相連的D觸發(fā)器構成。

圖3所示的三階電荷泵鎖相環(huán)行為模型完全能夠模擬電荷泵鎖相環(huán)的離散采樣本質(zhì)和非線(xiàn)性本質(zhì)，這樣就可以通過(guò)仿真來(lái)得到比較接近實(shí)際情形的電荷泵鎖相環(huán)動(dòng)態(tài)特性，并驗證采用線(xiàn)性連續時(shí)間近似理論所設計的電荷泵鎖相環(huán)。圖4是參考輸入信號發(fā)生相位階躍時(shí)環(huán)路濾波器輸出電壓的波形，此波形非常類(lèi)似于將三階電荷泵鎖相環(huán)近似處理為線(xiàn)性連續時(shí)間系統時(shí)所得的瞬態(tài)響應，由圖4可以得到：建立時(shí)間tsettle=6ms。圖5是參考輸入信號發(fā)生5MHz頻率階躍時(shí)環(huán)路濾波器輸出電壓的波形，從起始時(shí)刻到波形第一次達到穩態(tài)值的時(shí)刻為頻率牽引過(guò)程，由圖可知頻率牽引過(guò)程是一個(gè)完全的非線(xiàn)性過(guò)程，時(shí)間為7.3ms；此后是相位鎖定過(guò)程，是一個(gè)近似的線(xiàn)性過(guò)程，時(shí)間為5.7ms。

結語(yǔ)

本文采用鎖相環(huán)開(kāi)環(huán)傳輸函數波特圖對三階電荷泵鎖相環(huán)進(jìn)行了系統級設計，并用SIMULINK進(jìn)行了仿真驗證，對鎖相環(huán)設計中的相位裕度與建立時(shí)間，穩定性與環(huán)路帶寬這兩對矛盾進(jìn)行了很好的權衡。

參考文獻

1 Behzad Razavi. Design of Analog CMOS Integrated Circuits.McGraw-Hill,2001
2 F. M. Gardner. Charge-pump phase-lock loops. IEEE Trans. Commun.,Nov.1980
3 Cicero S. Vaucher. An Adaptive PLL Tuning System Architecture Combining High Spectral Purity and Fast Settling Time. IEEE J.Solid-State Circuits,April 2000