基于A(yíng)T91M40800的音頻視頻處理系統設計

關(guān)鍵詞：AT91M40800 音頻視頻處理 嵌入式系統 編解碼

引言

圖像（音頻、視頻）采集和處理是現代樓宇自動(dòng)化、可視對講、電視會(huì )議以及遠程實(shí)時(shí)監控系統等應用中的核心技術(shù)?，F在市面上的可視對講和安防監控產(chǎn)品主要是模擬通道的，且采用同軸電費傳輸。由于模擬信號的抗擾弱等問(wèn)題，傳輸的距離有限并且效果不甚理想。將傳統的圖像模擬化處理改成數字化處理和傳輸，可以極大地提高圖像質(zhì)量與監控效率，并且使得整個(gè)系統易于維護。

隨著(zhù)嵌入式系統的不斷發(fā)展，甚至ARM或DSP的嵌入式音/視頻處理系統正逐步取代傳統的圖像處理系統，呈現強勁的發(fā)展趨勢。

1 芯片簡(jiǎn)介

1.1 芯片基本組成及內部結構

AT91M40800是Atmel公司推出的AT91 16/32位微控制器系列中具有很高性?xún)r(jià)比的一款芯片。它基于ARM7TDMI內核，內含高性能的32位RISC處理器、16位高集成度指令集、8KB片上SRAM、可編程外部總線(xiàn)接口（EBI）、3通道16位計數器/定時(shí)器、32個(gè)可編程I/O口、中斷控制器、2個(gè)USART（其中每個(gè)各帶2個(gè)專(zhuān)用外部數據控制器）、可編程看門(mén)狗定時(shí)器、主時(shí)鐘電路和DRAM時(shí)序控制電路，并配有高級節能電路；同時(shí)，可支持JTAG調試，主頻可達到40MHz。

AT91M40800內部結構模塊如圖1所示。

1.2 芯片的總體特性

AT91M40800的ARM7TDMI內核集成了嵌入式ICE接口，片內含兩大類(lèi)總線(xiàn)：系統總線(xiàn)和外圍總線(xiàn)。系統總線(xiàn)連接ARM7TDMI內核與片內存儲器、外圍總線(xiàn)接口以及AMBA橋電路；而外圍總線(xiàn)由AMBA橋電路來(lái)驅動(dòng)。通過(guò)可編程外部總線(xiàn)接口，可與片外存儲器（如Flash、ROM等）直接連接進(jìn)行數據交換。具有八級優(yōu)先級別的矢量中斷控制器可通過(guò)連接外圍數據控制器顯著(zhù)提高音頻、視頻采集的實(shí)時(shí)性。

2 系統組成及原理

2.1 系統組成結構及芯片選擇

本系統主要由以下幾大部分組成。

（1）視頻A/D轉換部分

完成從普通CCD攝像頭采集到的模擬視頻信號到數字視頻信號的轉換，主要采用Philips公司的SAA7113芯片。SAA7113是功能強大的可編程視頻輸入處理芯片，可以同時(shí)接入4路視頻信號，使用I2C總線(xiàn)技術(shù)。

（2）音頻編解碼部分

主要實(shí)現從麥克風(fēng)進(jìn)入的音頻信號的編解碼，采用Philips公司的UDA1344。它將A/D和D/A轉換功能集于一身，可以對麥克風(fēng)輸入的模擬聲音信號進(jìn)行A/D轉換，形成串行數字音頻流。

（3）音頻視頻磁場(chǎng)強度處理部分

將輸入的復合音頻、視頻流進(jìn)行壓縮處理，核心芯片選用臺灣華邦電子的W99200F。該芯片具有強大的內部功能，且有多種工作模式可供選擇可供選擇，可與音頻編解碼及視頻解碼芯片實(shí)現無(wú)縫連接。

（4）邏輯門(mén)控制部分

運用FPGA進(jìn)行邏輯與時(shí)序控制，采用Xilinx公司SPARTAN-IIE系列的XC2S50E邏輯控制芯片。片內集成了多種系統功能，如數字延遲鎖相環(huán)（DLL）、FIFO存儲器、變換器以及總線(xiàn)接口（PCI）等，可并行實(shí)現多種算法。

（5）嵌入式數據處理部分

以AT91M40800為嵌入式核心芯片，主要進(jìn)行系統控制與數據處理。

（6）網(wǎng)絡(luò )連接部分

通過(guò)以太網(wǎng)控制芯片，將音頻視頻流以UDP包的形式送入網(wǎng)絡(luò )進(jìn)行傳輸。采用Realtek公司生產(chǎn)的RTL8019AS作為主控制芯片。該芯片符合Ethernet II與IEEE802.3標準，采用全雙工方式，有8個(gè)中斷申請線(xiàn)以及16個(gè)I/O基地址可供選擇。

2.2系統原理框圖及工作原理

本系統原理框圖如圖2所示。

將CCD攝像頭采集到的視頻模擬信號送入A/D轉換芯片進(jìn)行視頻解碼。SAA7113芯片將輸入的PAL、NISC等不同制式的模擬復位信號解碼成亮度、色度信號，輸出標準的數字視頻YUV4：2：2格式，并產(chǎn)生場(chǎng)同步參考信號VREF、行同步參考信號HREF。同時(shí)，音頻編解碼芯片UDA1344將麥克風(fēng)輸入的模擬聲音信號解碼，形成的串行數字音頻流與輸出的數字視頻流復合，送入芯片W99200F進(jìn)行M-PEG格式的圖像壓縮。該芯片具有視頻預處理、圖像裁剪、運動(dòng)估計單元、運動(dòng)圖像補償、量化表、可變長(cháng)度編碼（產(chǎn)生位流到SDRAM）等強大內部功能，負責將接收到的數據流進(jìn)行壓縮并同步音頻、視頻信號。壓縮處理輸出的音、視頻流，通過(guò)外部緩存FIFO直接輸入AT91M40800進(jìn)行整體系統數據處理。嵌入式系統初始化后，采用中斷請求方式來(lái)完成數據的采集和程序的存取，同時(shí)通過(guò)I2C總線(xiàn)初始化A/D轉換芯片和控制其工作狀態(tài)及工作方式。

其間，各部件的邏輯和時(shí)序控制是由FPGA來(lái)完成的，它控制中斷請求以及某些片選信號。XC2S50E內含邏輯運算、數字量監測和接口控制單元等內部資源，在與圖像壓縮芯片的接口控制中，主要完成地址發(fā)生、握手邏輯、時(shí)序控制等功能。當檢測到SAA7113芯片輸出的奇偶同步標志信號RTS0為高電平時(shí)，將此作為采集數據過(guò)程的時(shí)序起點(diǎn)，輸出采樣使能信號與地址選通信號；而收到像素延時(shí)結束信號，又生成相應的寫(xiě)地址和寫(xiě)信號。XC2S50E初始化時(shí)，置DONE為低電平，在存儲器清零時(shí)又置INIT為低，以此復位PROGRAM，將數據流輸入。

當收到嵌入式CPU采集數據的有效信號后，它控制A/D芯片采樣過(guò)程的動(dòng)作；當完成了一幀數據的采集壓縮后，FPGA又向AT91M40800發(fā)出中斷請求信號并等待響應。系統數據經(jīng)嵌入式處理器完成處理后，送入以太網(wǎng)控制芯片RTL8019AS，并最終以UDP包的形式傳送至網(wǎng)絡(luò )。如果網(wǎng)絡(luò )另一端裝備有終端機，則收到由網(wǎng)絡(luò )傳輸過(guò)來(lái)的數據后，可對音、視頻進(jìn)行解碼，并對視頻數據進(jìn)行回顯，對音頻數據進(jìn)行播放。通過(guò)同樣的一個(gè)逆據進(jìn)行回顯，對音頻數據進(jìn)行播放。通過(guò)同樣的一個(gè)逆過(guò)程，亦可實(shí)現可視對講的功能。

3 結論與展望

基于A(yíng)T91M40800芯片的嵌入式音視頻處理系統，能保證音、視頻的質(zhì)量和數據處理的實(shí)時(shí)性，具有很好的可靠性和靈活性。雖然在網(wǎng)絡(luò )實(shí)時(shí)傳輸和系統軟件編程上還面臨一些挑戰，但是隨著(zhù)嵌入式系統和圖像處理技術(shù)的不斷發(fā)展，這些都不會(huì )成為該系統推廣應用的障礙。將其應用在可視對講、遠程監控、可視IP電話(huà)等領(lǐng)域，將會(huì )具有廣闊的發(fā)展前景和應用市場(chǎng)。