FPGA、CPLD和結構化ASIC為用戶(hù)提供更多選擇

隨著(zhù)成本、功耗和容量的不斷改善，FPGA和CPLD已經(jīng)廣泛滲透到消費電子和汽車(chē)電子應用市場(chǎng)，其市場(chǎng)份額幾乎已與通信市場(chǎng)二分天下。但通信和工業(yè)領(lǐng)域仍是FPGA兩塊最大的終端用戶(hù)市場(chǎng)，Cisco、華為、西門(mén)子等公司的交換機、無(wú)線(xiàn)基站等設備大量采用了FPGA進(jìn)行設計。利用FPGA的可編程特性，甚至可以在設計完成以后對系統進(jìn)行升級，以適應新的標準或提供更多的功能。

       FPGA和CPLD為工業(yè)產(chǎn)品提供豐富功能

在工業(yè)市場(chǎng)上，Rigol公司用Cyclone II和Stratix II開(kāi)發(fā)了DS1102C數字示波器，可執行大量的數學(xué)運算和高速信號處理；UniTest公司將Stratix II用于UNI460和UNI560 SDRAM測試平臺，可以快速地進(jìn)行模式生成；NI公司用MAX II設計CompactRIO模塊，減小了產(chǎn)品體積和功耗；Host Engineering公司在PLC以太網(wǎng)控制器上采用了Cyclone和Nios II，可以連接PLC背板和外設。

所有這些市場(chǎng)都有一個(gè)共同的特點(diǎn)：小批量、多品種、靈活性、多功能、要求產(chǎn)品快速上市，而這正是FPGA最擅長(cháng)的工作。

FPGA飽受功率問(wèn)題困擾

與ASIC相比，FPGA的弱點(diǎn)在于性能慢、密度低、功耗大，目前性能和密度問(wèn)題已基本解決，功耗問(wèn)題成為芯片供應商面臨的最大挑戰，尤其是進(jìn)入深亞微米節點(diǎn)后，漏電流的增加會(huì )導致靜態(tài)功耗上升。FPGA的布線(xiàn)電容是ASIC的10到100倍，并具有更大的線(xiàn)跡和大量的晶體管，這些晶體管雖然不會(huì )在電路工作中使用，但是卻仍然產(chǎn)生泄漏功率。與此同時(shí)，OEM對降低功耗、延長(cháng)電池的使用時(shí)間與降低成本和體積等方面的需求還會(huì )攀升。iSuppli曾預計，如果能解決功耗問(wèn)題，未來(lái)FPGA至少能奪走30億美元的ASIC市場(chǎng)份額。

在A(yíng)ltera公司的Quartus工具中，就可以對嵌入式RAM模塊的功率進(jìn)行監控映射，能夠將時(shí)鐘周期內處于活動(dòng)狀態(tài)的RAM數目最小化。該方案可以將存儲器的動(dòng)態(tài)功率降低21%，將總動(dòng)態(tài)功率降低7%，而性能和邏輯方面的犧牲僅為1%。

QuickLogic公司開(kāi)發(fā)出了反熔絲型的Polar Pro系列FPGA，其待機時(shí)電流不足10μA，具有超低功率、耗電量非常小的待機模式。這種模式通過(guò)將內部邏輯內核與外部I/O焊點(diǎn)分開(kāi)等措施，降低了耗電量。在待機模式下，也能維持I/O電路狀態(tài)和內部寄存器的值，可在數微秒內從待機模式恢復正常。

Actel則在ProASIC3 Flash FPGA的基礎上，推出了低功耗的IGLOO系列FPGA。IGLOO系列FPGA采用了多種功率優(yōu)化技術(shù)和130nm工藝，使靜態(tài)功耗降至5μW，支持 1.2V電壓，具有多種功率模式以?xún)?yōu)化功耗，包括Flash*Freeze模式、低功耗工作模式和睡眠模式。

降低FPGA功耗的比賽才剛剛開(kāi)始，盡管目前看來(lái)FPGA還沒(méi)有辦法將功耗降低到ASIC的功耗等級，但并不說(shuō)明沒(méi)有解決辦法，在市場(chǎng)的推動(dòng)下，各個(gè)公司會(huì )投入大量資源開(kāi)發(fā)低功耗技術(shù)，會(huì )使FPGA的功耗越來(lái)越接近ASIC。

競相采用65nm工藝

FPGA廠(chǎng)商總是先進(jìn)制造工藝的嘗鮮者。Xilinx公司已經(jīng)正式推出采用65nm工藝制造的新一代FPGA產(chǎn)品Virtex-5系列。 Virtex-5系列有三個(gè)主要特點(diǎn)：65nm三極柵氧化層技術(shù)、新型ExpressFabric技術(shù)和ASMBL架構。與上一代90nm產(chǎn)品 Virtex-4相比，Virtex-5 FPGA的速度平均提高30%，容量增加65%，同時(shí)動(dòng)態(tài)功耗降低35%，靜態(tài)功耗保持相同的低水平，使用面積減小45%。Virtex-5采用了具有六個(gè)獨立輸入的查找表(LUT)和新型對角互連結構，減少了邏輯層次，改進(jìn)了構造塊之間的信號互連，使邏輯性能比上一代Virtex-4平均提高30%。

另一大FPGA廠(chǎng)商Altera遲遲未發(fā)布65nm的產(chǎn)品，它希望在成品率提高到90%以上再正式發(fā)布。業(yè)界推測Altera將在2006年底推出 65nm的Stratix III系列，將采用增強版自適應邏輯模塊(ALM)。ALM是幾年前Altera推出Stratix II FPGA的時(shí)候引入的邏輯結構，允許設計者實(shí)現兩個(gè)大小相同或不同的LUT組合，是Stratix II和III靈活性的關(guān)鍵所在。ALM允許設計者將多個(gè)LUT配置在單個(gè)ALM中，經(jīng)驗表明，80%的場(chǎng)合下，兩個(gè)LUT可能配置在單一ALM中。40% 的場(chǎng)合下，兩個(gè)4輸入LUT可能配置在單一ALM中，24%的場(chǎng)合下，兩個(gè)5輸入LUT可能配置在單一ALM中，因此這種邏輯結構具有非常好的適用性和靈活性，在很多設計中可以節約大量的邏輯資源。除了邏輯靈活性外，Altera的65nm Stratix III產(chǎn)品線(xiàn)中使用的增強版ALM集成了軟件配置功能，允許客戶(hù)在性能和功耗間進(jìn)行平衡，讓每個(gè)邏輯單元可根據設計需求調節功耗?？蛻?hù)可以通過(guò)調節時(shí)鐘速度，獲得不同的功耗水平，當客戶(hù)對時(shí)鐘速度要求不太高的時(shí)候，可以獲得非常低的功耗。在相同時(shí)鐘工作頻率下，Stratix III的總體功耗可降低到Stratix II的一半，如工作時(shí)鐘頻率相對降低30%，則其整體功耗更可降低70%。  由于FPGA是一種通用邏輯器件，采用更先進(jìn)的工藝來(lái)提高性能、降低成本和功耗是其不二法門(mén)。在完成向65nm工藝轉型后，Altera和Xilinx還會(huì )將縮小線(xiàn)寬的競賽延伸到45nm和32nm，但前提是能夠解決漏電流和功耗的問(wèn)題。

消費電子成FPGA競爭熱點(diǎn)

消費電子產(chǎn)品具有種類(lèi)繁多，產(chǎn)品生命周期短，更新速度快的特點(diǎn)，并且對功耗和成本有嚴格的要求。隨著(zhù)價(jià)格的下降，FPGA在許多市場(chǎng)上已經(jīng)能和ASIC分庭抗禮，并且在中批量的情況下，采用FPGA比ASIC更具有成本優(yōu)勢。

以Altera公司為例，目前消費電子應用占Altera公司總體收入的16%，而且還在以20%的速度增長(cháng)，這得益于低成本的Cyclone系列 FPGA，已經(jīng)有非常多的成功案例。Leapfrog公司的Leapster L-MAX游戲機采用了MAX II CPLD，實(shí)現了很好的視頻處理性能和低功耗；Roku Labs公司的網(wǎng)絡(luò )音樂(lè )播放器利用MAX II橋接無(wú)線(xiàn)通信模塊和DSP；Loewe公司的大屏幕液晶電視采用Cyclone II實(shí)現低成本的圖像增強功能；Humax的個(gè)人視頻錄像機使用Cyclone實(shí)現靈活的接口，并大大減少了產(chǎn)品上市時(shí)間。對于中高端產(chǎn)品，為了性能的需求，客戶(hù)也可以采用結構化ASIC，數字電視和DLP電視已經(jīng)有應用HardCopy的成功實(shí)例。

       FPGA和CPLD加速消費電子產(chǎn)品的上市

Xilinx也在利用低成本的Spartan-3加緊向消費電子市場(chǎng)的滲透，加大向機頂盒、DVD播放器、HDTV、汽車(chē)應用等領(lǐng)域的推廣，并推出了專(zhuān)門(mén)的顯示系統參考設計。QuickLogic公司和Actel公司也不約而同地瞄準了消費電子市場(chǎng)，他們推出的Polar Pro系列和IGLOO系列FPGA具有很低的功耗，將用于智能手機、無(wú)線(xiàn)PDA等便攜式產(chǎn)品當中。

結構化ASIC成敗未定

由于FPGA是通過(guò)查找表來(lái)建立硬件邏輯的，因此存在大量的邏輯冗余，有許多邏輯資源未被利用。轉化為結構化ASIC，就可以省去這些沒(méi)有用到的晶體管和布線(xiàn)，從而縮小芯片尺寸，降低功耗和成本。例如，某項應用需要24mm