數字網(wǎng)絡(luò )視頻監控器中多路轉接邏輯的設計

輸入格式轉換模塊主要是完成四路信號從d1到cif格式的轉換，即從原來(lái)的720*576像素的分辨率轉換為352*288像素的分辨率。其轉換過(guò)程是把一幀中偶數行的數據全部去掉，每一行中按像素的順序一個(gè)隔一個(gè)的去掉，最后保留的數據就是原來(lái)1/4的數據。這個(gè)過(guò)程比較簡(jiǎn)單，通過(guò)設計兩個(gè)行列計數器就能實(shí)現。其仿真圖如圖5所示。

圖5 d1到cif格式轉換的簡(jiǎn)單仿真示意圖

圖5所示為在奇數行時(shí)數據一個(gè)空一個(gè)的有效，在一行讀完后，下一行就都設為無(wú)效。

接下來(lái)是內部輸入緩沖模塊，此模塊用來(lái)控制與SDRAM控制相連接和進(jìn)行數據緩存控制的模塊。其內部邏輯圖如圖6所示。

圖6 FPGA內部緩沖與內部SDRAM控制器的連接邏輯圖

下面給出對此次設計以后可以擴展和改進(jìn)的功能。

首先，因為這是四路的多路轉換緩沖，所以直接把它們固定組合起來(lái)送至網(wǎng)絡(luò )顯示終端。如果需要支持更多路的視頻信號輸入進(jìn)行多路轉換，例如輸入信號是8路或16路，那么送入網(wǎng)絡(luò )的時(shí)候就有一個(gè)組合的問(wèn)題，即在顯示器上四幅圖像最終顯示視頻輸入的哪四幅。這在實(shí)際情況下也是經(jīng)常出現的情況，例如在某個(gè)建筑物中安裝了8個(gè)攝像頭，在白天的情況下可能要監視樓道內的情況，而到晚上可能要監視樓外門(mén)口的情況，這就需要在FPGA中進(jìn)行一個(gè)選擇，所以，此時(shí)可以在FPGA中加入一個(gè)I2C從模塊，通過(guò)此模塊可以與處理器通信，在FPGA中設置一些寄存器，通過(guò)由I2C送來(lái)的不同的寄存器配置指令，就可以實(shí)現顯示器上圖像的實(shí)時(shí)切換。

其次，由于Cyclone系列的產(chǎn)品存儲容量比較有限，如果要增加到16路這樣的規模，輸入輸出緩沖的存儲容量必將不夠，所以此時(shí)可以考慮用Cyclone2系列的產(chǎn)品。

另外，如果以后要完成路數比較多的轉接，可以在監控器板上多加幾塊TW2804和VW2010芯片,這樣就需要FPGA的輸入輸出引腳要足夠多,而EP1C6Q240C8這樣的FPGA芯片有240個(gè)引腳,足夠擴展需要。

總之，在這樣的轉接邏輯中用到Altera的Cyclone系列低成本的FPGA產(chǎn)品，充分利用了其現有的內部資源，而且價(jià)格也是非常的易于接受，是非常理想的選擇。

本次設計項目是作者年初在龍芯產(chǎn)業(yè)化研發(fā)中心作客座研究生時(shí)獨立負責設計并實(shí)現的，其中此次視頻監控器的CPU用的是龍芯2號，此轉接邏輯已成功設計完成。