LVDS技術(shù)在數字視頻傳輸系統中的應用

隨著(zhù)信息技術(shù)的發(fā)展，多媒體、虛擬現實(shí)以及網(wǎng)絡(luò )技術(shù)對數字視頻信號的帶寬要求越來(lái)越大，數據傳輸的需求急劇增加。包含豐富信息量的視頻圖像傳輸技術(shù)倍受關(guān)注。傳統的視頻傳輸方法在速度、噪聲、EMI／EMC、功耗、成本等方面存在很大的局限性。因此，采用新的I／O接口技術(shù)來(lái)解決視頻圖像傳輸問(wèn)題顯得日益突出。低電壓差分信號傳輸技術(shù)簡(jiǎn)稱(chēng)LVDS(Low Voltage Differential Signal)技術(shù)具有高速、低成本的特性為解決視頻傳輸這一瓶頸問(wèn)題提供了可能。
LVDS技術(shù)核心是采用極低的電壓擺幅高速差動(dòng)傳輸數據，可以實(shí)現點(diǎn)對點(diǎn)或一點(diǎn)對多點(diǎn)的連接，遠距離信號傳輸。具有低功耗、低誤碼率、低串擾和低輻射等特點(diǎn)。其傳輸介質(zhì)可以是銅質(zhì)的PCB連線(xiàn)，也可以是平衡電纜。LVDS技術(shù)是種低擺幅的通用I／0標準，其低擺幅和低電流驅動(dòng)輸出實(shí)現低噪聲和低功耗，解決物理層點(diǎn)對點(diǎn)傳輸的瓶頸問(wèn)題，滿(mǎn)足數據高速傳輸的要求。
將LVDS技術(shù)應用到數字視頻傳輸系統中，通過(guò)合理的方案設計使系統能滿(mǎn)足圖像數據實(shí)時(shí)、穩定、高速傳輸的要求。

1 數字視頻傳輸系統硬件設計
數字視頻傳輸系統由發(fā)送單元和接收單元組成，其功能組成框圖見(jiàn)圖1。發(fā)送單元主要由FPGA、A／D轉換器、串行器和信號預加重緩沖器組成，主要完成模擬視頻信號數字化和數字圖像信息串行經(jīng)驅動(dòng)后發(fā)送給接收單元。接收單元主要由LVDS均衡器、解串器和D／A組成，主要完成串行差分信號的解串，恢復成并行的數字信號信息，并將解串后的信號經(jīng)D／A轉換為模擬視頻信號。

1．1 FPCA(現場(chǎng)可編程門(mén)陣列)
方案采用Actel公司推出的第二代基于Flash(閃存)的可編程器件ProASIC Plus系列中的APAl50。該系列器件具ASIC(專(zhuān)用集成電路)的性能和FPGA的靈活性于一身，具有150 000個(gè)系統門(mén)．邏輯單元為6 144個(gè)，內嵌36 Kb的雙端口SRAM和2個(gè)鎖相環(huán)(PLL)內核，支持3．3 V、32 bit、50 MHz的PCI總線(xiàn)，系統外部性能達150 MHz，具有高密度、低功耗、非易失及可重復編程等特點(diǎn)。因為ProASIC Plus系列FPGA基于Fla-sh技術(shù)，利用Flash開(kāi)關(guān)保存內部邏輯，因此不需要另外的器件。由于不需要上電配置過(guò)程，因此具備上電就立即工作的特點(diǎn)。另外高度保密，使用者可編程設置多位密鑰以阻止外界自行讀取或更改器件的配置。方案中利用APAl50主要實(shí)現邏輯控制、A／D采樣控制、數字圖像增強等功能。
1．2 LVDS接口電路設計
LVDS接口電路由串行／解串器、預加重器和均衡器等組成，主要負責LVDS信號的轉換和傳輸，是整個(gè)系統設計的關(guān)鍵。圖2是系統LVDS接口電路連接圖，其中串行器DS92LV18將FPGA輸出的圖像數據和有關(guān)圖像的時(shí)鐘和同步信號等并行信號轉換為串行LVDS信號輸出，經(jīng)DS25BRl20接口器件預加重后，傳輸給接收單元的均衡器器件DS25BRll0，均衡后的LVDS信號再通過(guò)解串器DS92LV18恢復成并行信號送D／A轉換器進(jìn)行數／模轉換。