基于A(yíng)ltera ASI IP核的ASI發(fā)送卡實(shí)現

1．ASI 接口的應用意義

隨著(zhù)數字電視技術(shù)的迅速發(fā)展，在電視節目的制作設計方面己經(jīng)有很大一部分實(shí)現了數 字處理。在節目的傳輸方面，我們從衛星上己可以接收到多套數字壓縮編碼的節目。這種傳 輸方式，不但保證了節目的高清晰質(zhì)量，也大大降低了電視節目傳輸、發(fā)送、接收的成本。 而大量的收發(fā)設備，采用的是ASI 的接口標準，設計實(shí)現基于PC 機和ASI 接口標準的電視 節目傳輸流的收發(fā)設備，在節目的制作、保存和重播等方面有大量的應用。

隨著(zhù)廣播電視數字化的開(kāi)展，有線(xiàn)電視的數字化進(jìn)程越來(lái)越快。數字化技術(shù)提高了廣播 電視節目的技術(shù)質(zhì)量、節目質(zhì)量，提供了廣播電視和綜合數據業(yè)務(wù)的多媒體服務(wù)手段，拓寬 了廣播電視業(yè)務(wù)。數字化以后的電視信號傳輸，采用MPEG-2 視頻編碼標準，可以以4～ 5Mbit/s 的帶寬傳送高清晰度的電視節目，噪聲沒(méi)有積累，大大提高了傳輸質(zhì)量，有很廣闊 的應用前景。在目前的數字通信系統中，有兩種MPEG-2 接口標準：ASI 異步串行接口和SPI 同步并行接口。其中SPI 接口一共有11 位有用信號，每位信號差分成兩路用來(lái)提高傳輸抗 干擾性，在物理鏈接上用DB25 傳輸。由于其處理簡(jiǎn)單且擴展性強，MPEG-2 編解碼器及視頻測試設備的輸入、輸出一般都采用SPI 接口。但是由于其連線(xiàn)多且復雜，所以SPI 接口只能 用于短距離傳輸。ASI(異步串行接口)只需要一根電纜就可實(shí)現270Mbit/s 的透明傳輸,所以 應用十分普遍。ASI 接口具有高速、可靠、固定波特率和傳輸距離遠等優(yōu)點(diǎn)，而且連接簡(jiǎn)單 成本低，可以廣泛應用于各種高速點(diǎn)到點(diǎn)的傳輸，尤其是視頻傳輸設備。

2．ASI 協(xié)議結構

ASI 可以有不同的數據接收速率，但是傳輸速率是恒定的，為270Mbit/s。因此ASI 可以發(fā)送和接收不同速率的MPEG-2 數據。ASI 采用分層結構，分為三層：物理層、數據編碼層和傳送規則層。

第零層是物理層。物理層定義了傳輸介質(zhì)、驅動(dòng)器和接收器以及傳輸速率。物理接口提 供了LED 驅動(dòng)的多模光纖和同軸電纜?；舅俾时欢x為270Mbps。在同軸電纜的應用中， 以隨機及與數據有關(guān)的抖動(dòng)和占空系數失真的傳統方式，規定了允許抖動(dòng)的最大值。

第一層是數據編碼層。采用 DC 平衡的8B/10B 傳輸碼。這種碼把每一個(gè) 8bit 數據字節 變換成具有下列特性的l0bit 碼字:游程長(cháng)度等于或小于4bit; DC 編制最小。這種碼通過(guò)無(wú)效 傳輸碼點(diǎn)和“運行”的不等性來(lái)提供差錯校驗。作為超出對數據字節進(jìn)行編碼需要的額外 碼點(diǎn)，規定了專(zhuān)用字符。特別是逗號這個(gè)字符(在8B/10B 傳輸碼規則中定義為K28.5 專(zhuān)用字 符)，用來(lái)在DVB-ASI傳輸鏈路中建立字節對齊。在發(fā)送端對字節進(jìn)行8B/10B 編碼，對出 現的每一個(gè)8bit 字節產(chǎn)生一個(gè)10bit 的碼字，使這些10bit 碼字通過(guò)以固定輸出比特率270 Mbps 工作的并/串轉換。如果并/串轉換器請求輸入一個(gè)新碼字，但是數據源還沒(méi)有準備好 新碼字，就應該插入同步字 (或者稱(chēng)為逗號字符K28.5)。在傳輸數據的空余字段插入同步 字符，可以使傳輸碼子具有較強的抗擾，錯誤檢測和在同步能力。

第二層是傳送規則層。ASI 傳輸的第2 層標準使用MPEG-2 傳輸流包(TS)作為基本的信 息單元。傳輸包可以通過(guò) 3 種方式傳輸:一種是以塊狀的連續字節傳輸，也就是說(shuō)，在一個(gè) 單獨數據包的傳輸流中不用插入同步字節;第二種方式是以單獨的字節方式傳輸，在這種方 式中要插入同步字節;第三種方式是連續字節和同步字節相結合。此外，ASI 的第二層協(xié)議 規定，在每個(gè)傳輸包之前至少要有兩個(gè)同步字 (K28.5 )。盡管數據包同步過(guò)程不是 ASI 傳 輸協(xié)議定義的內容，MPEG-2 傳輸包同步字節 (47H)被包括到第 2 層的包定義中，這樣接收 設備就可以實(shí)現包同步。ASI 接口的第2 層定義使用MPEG-2 傳輸流的語(yǔ)法，只是增加了在 每個(gè)傳輸包前需要有至少兩個(gè)K28.5 同步字符這個(gè)額外要求。只要最初是同步的，8B/10B 接收裝置一般能夠維持同步，不需要增加同步字符。但是當線(xiàn)路干擾等外界因素使同步丟失 時(shí)，增加的同步字節可以使一個(gè)傳輸包重新同步。傳輸包結構應該遵循EN/ISO/IEC 13818-1 和ETS 300 429 對傳輸流包的規定。包長(cháng)度可以是 188 個(gè)字節或者204 個(gè)字節。傳輸包可 以通過(guò)兩種方式出現在第 2 層。第一種每個(gè)TS 包中的188 字節是連續的，分為分組頭部、 調整字段和有效負載三個(gè)部分。其中調整字段是可選的，并不是所有的傳送流分組中都出現 調整字段。同步字符插在兩個(gè)包中間，稱(chēng)為突發(fā)模式。用突發(fā)模式實(shí)現TS 流的傳輸，具有 動(dòng)態(tài)分配的靈活性、可分級性、可擴展性、較強的抗千擾性等有點(diǎn)；第二種是同步字隨機均 勻的插在TS 數據之間，稱(chēng)為非突發(fā)模式。

3．設計實(shí)現

3．1 ASI 發(fā)送卡硬件設計

大部分ASI 編碼的實(shí)現，都是采用Cypress 公司的CY7B923 實(shí)現并行數據到串行數據的 轉換。CY7B923 主要實(shí)現碼字的8/10bit 轉換、插入同步字K28.5 和并／串變換。ASI 的傳輸 速率恒定為270MHz，而輸入MPEG-2 TS 碼率是不同的，所以要用FIFO 實(shí)現速率匹配，需 要對輸入的SPI 數據、FIFO 和CY7B923 之間的通信進(jìn)行邏輯控制。綜合性能、價(jià)格和程序 復雜度的考慮，本方案采用FPGA，用Verilog 編程來(lái)實(shí)現它們之間的邏輯控制；采用Altera 公司的ASI IP 核，代替Cypress 公司的CY7B923 來(lái)實(shí)現ASI 數據的編碼。ASI IP 核具有使 用方便、成本低等優(yōu)點(diǎn)。