基于TLC5540的高速數據采集卡設計

關(guān)鍵詞：TLC5540 高速數據采集 時(shí)序 控制

在高速數據采集卡中，核心部分是高速模數轉換器。隨著(zhù)制造ADC的技術(shù)不斷技術(shù)，美國的TI公司和ADI公司都開(kāi)發(fā)出采樣速度在100Msps，但價(jià)位低廉的器件。本設計采用TI公司的TLC5540，其特點(diǎn)是：

*8位分辨率；

*最高轉換速率達40Msps；

*內部采樣和保持功能；

*模擬輸入帶寬≥75MHz（典型值）；

*內部基準電壓產(chǎn)生器。

它的引腳排列和功能如圖1所示。

其中OE端是輸出允許端。當OE為低電平時(shí)，允許數據輸出；反之，D1～D8為高阻狀態(tài)。ANALOG IN為模擬輸入端，CLK為時(shí)鐘輸入端，其它一些引腳為一些地線(xiàn)、電源線(xiàn)、基準電壓的輸入調節端等。整個(gè)芯片的控制非常方便。

在數據采集中卡中，它的采樣頻率不僅僅取決于A(yíng)DC的轉換速率。在計算機數據采集系統中，采樣頻率可表示如下：

fs=1/(tCONV+tACQ+tAID)

式中，tCONV是A/D轉換的時(shí)間，tACQ是采樣保持時(shí)間，tAID是數據傳輸與處理等輔助操作時(shí)間?？梢?jiàn)，所謂高速，除了要求提高A/D轉換的速度外，更重要的是設法減少tAID的時(shí)間。

設計中，在擴展板上增加1個(gè)或多個(gè)微控制器，作為前端從機，主要負責采樣過(guò)程控制和數據存儲時(shí)序的控制。微控制器與主機之間必須有專(zhuān)用的聯(lián)絡(luò )通道，以便主機能對從機實(shí)行控制及主從機之間的狀態(tài)信息交換。這樣，在高速采樣的過(guò)程中，CPU不需要參與，采樣數據存儲完全由外部電路自動(dòng)進(jìn)行。在采樣期間，CPU可以做自己的數據處理和其它工作。采樣結束后，再由CPU讀出數據進(jìn)行存儲和處理。完成后，又繼續采樣。數據采樣與處理是交替進(jìn)行的，即所謂的“間隙式采樣方式”。當然，這是針對高速數據采樣時(shí)采用的方法。在慢速采樣時(shí)，可以完全由主機自行采樣，實(shí)現邊采樣、邊讀數、邊處理的真正同步方式。

整個(gè)硬件電路的設計原理如圖2所示。

在本設計中采用AT89C51作為高速數據采集卡的控制核心。它的主要功能是：

①使用P1口與主機通信，接收PC機的命令及數據并糾錯、解釋、存儲、執行；

②送出MCU當前狀態(tài)信息，以便主機查詢(xún)；

③根據機的命令設置控制端口的I/O狀態(tài)，昭選擇采樣速率、是否允許讀寫(xiě)RAM等。

前面已經(jīng)提到，在整個(gè)采樣過(guò)程中，MCU負責全面的控制工作，主機與采樣電路之間不需要任何的線(xiàn)路。主機只要把所要完成的任務(wù)編成規格化的指令，在每一次采樣開(kāi)始前全部發(fā)給從機。但它的數據只能送出，而不可以直接發(fā)送數據給主機的端口。從機的地位是被動(dòng)的，送出的數據是否被接受由主機決定。

在本電路中，時(shí)序控制是非常重要的，尤其是ADC的采樣時(shí)序和存儲器的讀取時(shí)序的配合很重要。TLC5540的時(shí)序控制比較方便，輸出使能端OE一直置低，通過(guò)控制時(shí)鐘輸入端CLK來(lái)控制采樣速率和存儲速率。從圖2可以看出，在擴展了1個(gè)存儲器的同時(shí)擴展了1個(gè)地址發(fā)生器。地址發(fā)生器是由計數器組成的。也就是說(shuō)，計數器計1個(gè)數，它的地址就改變一下。在本電路中，把外部輸入的時(shí)鐘作為T(mén)LC5540的CLK端和計數器的時(shí)鐘端。

具體示意圖如圖3所示。

通過(guò)這樣的電路，ADC的采樣時(shí)序和存儲器的存儲時(shí)序就可以很好的配合，保證采樣1個(gè)數據存儲1個(gè)數據，不會(huì )發(fā)生丟失的情況。

以上所述，是采集卡需要采集高速數據時(shí)采用的控制方法。在設計中，為了提高卡的適用面，還特別設計了對于采集慢速數據的方法。