基于DSP的智能控制器高可靠性分析與設計

硬件系統高可靠性設計

1 硬件電路設計

硬件電路原理如圖1所示，在具體設計中，每個(gè)部分都應考慮抗干擾問(wèn)題，以最大限度地減小干擾對整個(gè)系統性能的影響，確保系統具有足夠高的可靠性。

圖1 智能控制器硬件電路原理框圖

①DSP部分

本控制器以TI公司的TMS320F2812（以下簡(jiǎn)稱(chēng)F2812）為核心，它是一款專(zhuān)用于控制的高性能、多功能、高性?xún)r(jià)比的32位定點(diǎn)DSP芯片。F2812部分的電路設計重點(diǎn)考慮如下問(wèn)題：
● 電源上電次序。F2812為低電壓、多電源DSP，必須滿(mǎn)足I/O電源先于CPU內核電源上電的次序，且兩者上電時(shí)間差不能太長(cháng)（一般不超過(guò)1s），否則會(huì )影響器件的使用壽命甚至損壞器件。本文采用TPS75733KTT和TPS76801Q電源芯片設計電源模塊，滿(mǎn)足了上述上電次序的特殊要求。
● 系統時(shí)鐘。F2812要求輸入時(shí)鐘信號電平為1.9V（此時(shí)主頻最高可達150MHz）或1.8V（此時(shí)最高主頻為135MHz），而普通晶振的輸出電平為5V或3.3V，因此不能直接采用晶振設計系統時(shí)鐘。為提高系統整體工作的穩定性和可靠性，本設計采用一個(gè)晶體和兩個(gè)電容與F2812片內時(shí)鐘模塊構成振蕩電路，滿(mǎn)足了時(shí)鐘要求。
● 未用輸入/輸出引腳的處理。未用輸入引腳不能懸空不接，對于關(guān)鍵的控制輸入引腳（如Ready和Hold等），應固定接為高電平或低電平，非關(guān)鍵的輸入引腳應將其上拉或下拉為固定電平；未用的輸出引腳可懸空不接。

②電源部分

本設計針對直流側采取了如下措施：
● 電源按內部和外部?jì)深?lèi)單獨分開(kāi)供電，并采取隔離、濾波及接地等技術(shù)措施。內部電源負責F2812核心系統供電，并設有電壓監視器，用于電源異常保護；而外部電源只與外部接口聯(lián)系。
● 模擬電源和數字電源分開(kāi)，分別采用獨立的電源供電。
● 對整流后的直流電壓采取了二級穩壓方式，以保證前級穩壓器受影響后仍能輸出規定的電壓。

③輸入輸出通道部分

輸入輸出通道與過(guò)程相連，是過(guò)程干擾進(jìn)入DSP系統的主要通道，也是DSP系統抗干擾設計的重要內容之一。輸入輸出通道抗干擾設計主要采取隔離措施，這樣可大大提高過(guò)程通道上的信噪比。

④通信部分
F2812芯片具有兩個(gè)串行通信接口，可根據具體需要自由配置成標準串口RS-232或RS-485。本設計采用RS-232，且為了提高整個(gè)系統的抗干擾能力，選用了高抗干擾性驅動(dòng)芯片MAX3160，并采用高速光耦進(jìn)行隔離。

2 PCB電路板設計與制作

目前，電子設備普遍采用PCB電路板進(jìn)行裝配。隨著(zhù)集成電路及相關(guān)技術(shù)的飛速發(fā)展，PCB上的元器件密度越來(lái)越高，PCB設計與制作的質(zhì)量對DSP系統可靠性的影響也越來(lái)越大。因此，在設計和制作PCB的時(shí)候，不僅要考慮元器件和線(xiàn)路的布置，還應符合相關(guān)的抗干擾設計規則。

①PCB布局

PCB布局非常重要，它不僅決定電路板的視覺(jué)效果及自動(dòng)布線(xiàn)的布通率，更重要的是會(huì )影響儀器的整體性能，所以，布局時(shí)必須綜合考慮，并遵循一定的規則，具體包括：
● PCB板的幾何尺寸應合適，尺寸過(guò)大會(huì )增加線(xiàn)路阻抗，降低抗噪聲能力，尺寸過(guò)小則影響散熱，且相鄰線(xiàn)條易受干擾；
● 應將元件及信號合理分區，將強、弱信號分開(kāi)，數字與模擬信號分開(kāi)，干擾源與敏感元件分開(kāi)；
● 盡可能按信號流程布置各功能模塊的位置，使信號方向一致；
● 以每個(gè)功能模塊的核心元件為中心進(jìn)行元器件布局，且應考慮元器件排列及焊接，不能太密；

②PCB布線(xiàn)

在PCB設計過(guò)程中，布線(xiàn)工作的技巧性很強，是非常重要的一步。布線(xiàn)時(shí)應遵循如下規則：
● 相鄰兩層的布線(xiàn)方向應盡量垂直，必要時(shí)可加地線(xiàn)隔離；
● 地線(xiàn)和電源線(xiàn)應盡量加粗，以減小壓降和降低耦合噪聲；
● 數字電路的頻率高，模擬電路的敏感度強，布線(xiàn)時(shí)，應盡量將模擬器件遠離數字信號線(xiàn)，并用地線(xiàn)把數字區與模擬區隔離；
● 整個(gè)PCB板對外只有一個(gè)地線(xiàn)節點(diǎn)，而在PCB板內部，數字地和模擬地則是分開(kāi)的，通?？蓪底值睾湍M地在D/A轉換器的模擬地引腳處連在一起；

③電源線(xiàn)設計

解決干擾問(wèn)題的辦法是將電源部分的器件單獨放在一起，然后用正反兩條較粗的地線(xiàn)與其他部分完全隔離，再在電源器件附近放置旁路電容和去耦電容，以最大限度地減少輸出電源線(xiàn)上的干擾。另外，應根據電流的大小，盡量加寬電源線(xiàn)，并盡可能使電源線(xiàn)和地線(xiàn)的走向與數據傳輸方向一致，以提高系統的抗噪聲能力。

④地線(xiàn)設計

電子系統的噪聲和干擾與其接地方式有密切的關(guān)系，良好的接地往往可解決大部分干擾問(wèn)題。

對于低頻電路，布線(xiàn)和元器件間的電感影響比較小，而接地電路形成的環(huán)流對干擾影響會(huì )較大，此時(shí)應采用一點(diǎn)接地方式，以盡可能減小地線(xiàn)上的電位差；而對于高頻電路，地線(xiàn)阻抗會(huì )變得很大，此時(shí)縮短地線(xiàn)長(cháng)度，以減小地線(xiàn)阻抗就成為關(guān)鍵問(wèn)題，所以應采用就近多點(diǎn)接地方式。此外，應盡量加粗接地線(xiàn)，以減小地線(xiàn)電阻，否則，會(huì )由于接地電位變化而導致信號電平不穩，進(jìn)而降低抗噪聲能力。

⑤濾波電容設計

選luF～l0uF的電容跨接在電路板入口處的電源線(xiàn)與地線(xiàn)之間，這樣能有效消除低頻干擾。而對于高頻干擾信號，可用0.01μF和0.1μF的電容放在電源和地的引腳旁，特別是要在每個(gè)集成電路芯片的電源線(xiàn)和地線(xiàn)之間直接接入0.1μF的高頻電容。另外，也可采用鐵氧體磁珠來(lái)做高頻濾波，它可等效為一個(gè)電阻和一個(gè)電感的串聯(lián)，其高頻時(shí)的交流阻抗很大，而直流阻抗卻很?。ń咏?Ω），這樣，高頻干擾信號就被吸收，并以熱量形式消耗。

3 空間抗干擾問(wèn)題

抗空間干擾的主要措施就是屏蔽。本設計采用常用的屏蔽的方法，即用低電阻材料作成屏蔽罩，把干擾源或易受干擾的部分包圍起來(lái)，這樣，既防止了干擾源向外施加干擾，也避免了易受干擾部分接收外來(lái)的干擾。

軟件系統高可靠性設計

1 軟件的抗干擾設計

除上述的硬件抗干擾措施之外，軟件上也應做好抗干擾設計。
①看門(mén)狗中斷的應用
在程序設計時(shí)，每隔一段程序插入一個(gè)看門(mén)狗計數器復位指令，這樣，在程序運行過(guò)程中，如果進(jìn)入死循環(huán)或非法代碼區，就不能使計數器清零，當該計數器溢出時(shí)，就會(huì )使系統復位并重新運行，此時(shí)如果干擾或故障已消除，則系統就從故障狀態(tài)恢復正常。
②假中斷處理
在程序設計時(shí)，應給每一個(gè)中斷都編寫(xiě)程序，在中斷服務(wù)程序中清除中斷標志并使程序正常返回，這就保證了程序的穩定運行。
③指令冗余技術(shù)
對開(kāi)中斷關(guān)中斷、中斷初始化、系統寄存器初始化及定時(shí)器定時(shí)值設置等重要指令采取指令冗余技術(shù)，即多進(jìn)行一次重復寫(xiě)操作，以確保這些重要指令的正確執行。

2 控制算法的可靠性問(wèn)題

本控制器的控制算法設計主要考慮以下兩個(gè)方面的內容：一是控制規則的準確性問(wèn)題，通過(guò)對從白內障手術(shù)專(zhuān)家那里獲得的手術(shù)經(jīng)驗數據進(jìn)行反復的考證和分析，并結合相關(guān)的實(shí)驗情況，從中提取有代表性的數據作為編寫(xiě)控制規則的依據；二是控制器的完備性問(wèn)題，即對于任意的輸入，控制器都可給出合適的控制輸出，這主要取決于數據庫和規則庫。數據庫方面，對于任意的輸入，總能找到一個(gè)模糊集合，使得該輸入對于該模糊集合的隸屬度值不小于某一正數ε（通?？扇ˇ艦?.5）；規則庫方面，應避免出現因推理機搜索不到合適的控制結果而造成系統失控的現象，也即對于任意的輸入，應確保至少有一條可適用的規則，且其適用度應大于某一正數（可取0.5），同時(shí)，控制規則數不能太少，當然也不宜太多，實(shí)際中，在滿(mǎn)足控制器完備性要求的情況下，應盡量減少控制規則數目。